共2条
1/1 1 跳转至页
DAC 急求帮忙:DAC后仿不成功的原因?

问
我做了一个10bits 时钟频率为50MHZ的DAC,低四位采用二进制编码,高六位采用hot code,分成3+3结构,经编码后构成一个8*8的矩阵阵列,前仿时功能正确,后仿时用calibre单纯提取C时功能是正确的,但是提取RC时功能就不正确了,这样是否说明版图寄生电阻比较大?产生这样问题的原因是什么?由于电路中既有模拟部分,又有数字部分,在画版图时,特别要注意的是什么?
答 1: 具体分析才知道从你的描述看,似乎是寄生电阻造成的影响。但R和C的影响是交织在一起的,只有具体分析了以后才能下结论。
你提到的版图问题,一些一般的原则是:模拟部分和数字的部分的电源/地最好分开、电流镜注意匹配(常常利用dumy形成电流镜矩阵)…… 答 2: 多谢回复多谢着为仁兄的指点,这些问题,我都注意到了,现在已经将版图的模拟部分和数字部分分开画了,似乎还是不理想,就是将编码,锁存以及开关分成三个矩阵,效果是否会好呢? 答 3: 编码和锁存一般不用刻意画成矩阵编码和锁存一般不用刻意画成矩阵,其版图要求相对较低。开关最好和电流镜矩阵配合画。
功能不正确的问题一定要解决,性能不理想的问题则是尽量优化。两者要区分。
版图设计象是做艺术家,没有最好。关键是达到所需要的性能要求就可以了。 答 4: 控制开关前的buffer影响到底有多大?我将编码和锁存分开程不同的矩阵的目的是,想让时钟受信号线的影响小些,目前后仿结果看来,好像不明显,尝试了一个将控制开关的buffer的电源和地单独供,就是单拉出引脚来供电源和地,好像效果很明显;
如果buffer的电源和地与其他模拟电源相连接的话,毛刺很小,8mv多,但是最终的输出还是不对,也就是最终的输出毛刺大到了影响正常功能的幅值,楼上的仁兄能否帮我再解答一下,多谢了!
答 1: 具体分析才知道从你的描述看,似乎是寄生电阻造成的影响。但R和C的影响是交织在一起的,只有具体分析了以后才能下结论。
你提到的版图问题,一些一般的原则是:模拟部分和数字的部分的电源/地最好分开、电流镜注意匹配(常常利用dumy形成电流镜矩阵)…… 答 2: 多谢回复多谢着为仁兄的指点,这些问题,我都注意到了,现在已经将版图的模拟部分和数字部分分开画了,似乎还是不理想,就是将编码,锁存以及开关分成三个矩阵,效果是否会好呢? 答 3: 编码和锁存一般不用刻意画成矩阵编码和锁存一般不用刻意画成矩阵,其版图要求相对较低。开关最好和电流镜矩阵配合画。
功能不正确的问题一定要解决,性能不理想的问题则是尽量优化。两者要区分。
版图设计象是做艺术家,没有最好。关键是达到所需要的性能要求就可以了。 答 4: 控制开关前的buffer影响到底有多大?我将编码和锁存分开程不同的矩阵的目的是,想让时钟受信号线的影响小些,目前后仿结果看来,好像不明显,尝试了一个将控制开关的buffer的电源和地单独供,就是单拉出引脚来供电源和地,好像效果很明显;
如果buffer的电源和地与其他模拟电源相连接的话,毛刺很小,8mv多,但是最终的输出还是不对,也就是最终的输出毛刺大到了影响正常功能的幅值,楼上的仁兄能否帮我再解答一下,多谢了!
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分 | |
【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分 | |
电流检测模块MAX4080S被打赏10分 | |
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 | |
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 | |
【我踩过的那些坑】杜绑线问题被打赏50分 | |
【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
【我踩过的那些坑】晶振使用的问题被打赏100分 |