EEPW论坛

问 最近在设计一个高速数据传输的电路，FPGA和DSP数据交换(实时100MHz传输)本想用双口RAM来实现的，但据说DSP读双口RAM虽然访问时钟是100M但并不能达到100MHz的速率，是不是两个时钟周期才能完成一次读操作？
各位大虾请指点一二!……目的是要要完成100MH32bit的实时数据用FPGA传给DSP存到SDRAM里，有什么好的解决方案  答 1: 我的建议：
你没有说明采用的是什么型号的DSP。如果采用c62xx和c67xx，基本上不可能实现稳定的100MHz/32-bit传输。

如果采用c64xx，或者dm642，你可以采用EMIF接口中新增加的PDT传输功能，来实现你所需要的高速传输。

至于什么是PDT以及怎样使用，请参考TI的具体文档。不过要注意如下三点：
1、PDT需要专用的DSP引脚，来支持运行；
2、为了获得最佳传输效率，最好采用64-bit宽度的数据传输；
3、FPGA配置为64-bit宽的FIFO。

史修栋
答 2: 多谢了！用的是6416，不过能不能再麻烦问问你，FPGA配置为64-bit宽的FIFO，是在FPGA内部做一个FIFO吗？而且是不是要做成同步的FIFO啊？如果是异步的，DSP也是两个周期才能进行一个操作啊