EEPW论坛

问 好象还不如PHILIPS的ARM7TDMI-S划算
答 1: 太贵了，报从在60-80元间。SO 贵 答 2: AVR和PHILIPS的ARM，选哪个好呢？两者的速度差不太多吧？PHILIPS的ARM能快一些，mega128的可靠性是不是高一些？ 答 3: LPC2104报43元!LPC2104内部工作频率60MHz,实际工作速度32Bit 54Mips
AVR的8bit 16Mips的速度如何能比!
60块太吓人了,不如用ARM7,真是多快好省!!! 答 4: 1.8V的核心电压接口困难而且抗干扰能力差如果用在工业场合不够可靠。我衡量过后，采用了128 答 5: LPC2104外部总线不开放，1.8和3.3V电压很讨厌，I/O驱动能力弱，还有电平兼容的问题，只好继续忍受128的剥削了。 答 6: 用LPC2114,工业级!报45元3.3V口线电平用74FXXX系列有什么问题,总线不开放,难道还想用外部SRAM不成!
如果想用外部SRAM,用三星S3C4510B好了,才35块.
ARM7比ATMage那真是多!快!好!省! 答 7: 谢 jsan! 我基本确定用PHILIPS的ARM7TDMI-S用LPC2114或用LPC2214，i/o口电平兼容应该没多大问题。"ARM7比ATMage那真是多!快!好!省!",嘿嘿。

请问AA55
"1.8V的核心电压接口困难而且抗干扰能力差",你说的"抗干扰能力差"，能讲具体点吗？

答 8: 回 lm7556 ：工作电压越低、噪声容限越小、抗干扰能力越差。（CMOS电路噪声容限大约为1/2VDD。5V时候噪声容限为2.5V,1.8V时候噪声容限就只有0.9V了）

在高工业干扰场合，有时5V电压噪声容限都不够，有些系统用电平转换器将外围电路电压提升到18V工作。 答 9: 还要想想外围的问题 答 10: 多谢AA55！说的有道理啊。关于噪声容限，1.8V是ARM的核心电压,i/o口电平是3.0v-3.6v ，抗干扰能力与i/o口的驱动能力(吸收电流)也有关吧。我想把ARM的i/o口电平转到TTL电平,其它方面再采取措施，也能保证一定的可靠性吧。

我这个项目使用环境不是太差，成倍也比较重要，感觉mega128有些贵。 答 11: 飞利浦的那个小ARM就是为了与高端8BIT MCU竞争的 答 12: 这要看你想做什么？ 答 13: 抗干挠跟核心电压关系不大抗干挠好不好跟I/O口,电源及IC电路设计有关,比如三星的单片机为什么抗干挠好呢?因为每个口都加了噪音抑制电路.又比如三菱的单片机为什么抗干挠性能如此之强呢?因为在IC的制造中加入了特殊的屏敝层.
你也知道S-ATA的传输压差只有区区200mV,为它的抗干挠性能就远远强于5V电平的P-ATA呢?这就足以证明噪声容限并非如此定义.
拿LPC2114打一打干挠再发言!
就算给你顶级的高抗干挠的MCU,要设计好的PCB也并非容易!因为每种MCU都有自己的脾气! 答 14: 您没有搞清楚问题是属于不同定义的S-ATA属于差分传输，本身抗共模干扰能力就强；我们讨论的芯片内部和芯片之间接口、是采用对地信号摆动传输的，这个是两个截然不同的接口方式。

CMOS集成电路内部和芯片之间接口绝大多数是对地信号摆动传输的，是不能采用差分传输模式的（太耗费布线资源和芯片空间），所以，噪声容限只能按1/2VDD计算。

另外，采用施密特IO结构已经不是标准的CMOS标准了。采用施密特IO的确能提高噪声容限（大约能提高到2/3VDD），的确比标准CMOS结构抗干扰能力强。不过，标准CMOS在5V时候噪声容限是2.5V，ARM 3.3V接口时候噪声容限是2.1V，还是比5V器件来的差。更不要说在内核上只有1.8V供电、噪声容限只有0.9V了。

另外，"抗噪音电路"这个说法广告味道太浓。真正的技术术语中，没有这么不规范的说法。


我谈的这些，标准的数字电子技术教材就提到过（比如清华大学出版的那本），要仔细搞清楚。我们是工程师，不是工匠，发现问题、解决问题要有理论分析，不能跟着感觉走。所有遇到的问题，说不清楚，是因为理论造诣没有达到，而不是真的有说不清楚的工程技术问题。

我们搞单片机，到深入的时候模拟电子技术就逐渐占了主要部分。当你认识到数字电路不是简单的01，而是由电子元件、晶体管等模拟电路来实现的时候，你才真正掌握了单片机。 答 15: aa55 答 16: 照这么说，火星车内的MPU可能工作电压高达18V？抗干扰和核心电压关系大不大，我觉得先要搞清楚干扰即噪声从哪里来 答 17: 嘿嘿，AA55对硬件很有造诣，多谢指导！抗干扰和核心电压的关系，可能不会是简单的工作电压的影响吧？
我不是太明白。 答 18: 不是吧？Atmel的抗干扰性能还能比谁强啊？反正我感觉是比较差了。128的抗干扰确实比低功耗的要好，但是我觉得128的贵还不是贵在抗干扰上。存储器是一方面，我觉得是不是因为它拥有两个USART的缘故？我感觉双串口的器件都不便宜。 答 19: 笑话,我讲的这两个例子,清华的书上就查得到?第一,噪声抑制并非是简单的使用施密特触发器,也不是什么广告,是真实存在的,就是要削弱I/O口馈入的对地噪声对核心的影响,这是专利技术,课本上如何会有.这一点具体运用中通过IO口的速度变化就能验证.不懂就不要乱发言,不要以为看了几页书就有了理论造诣!.

第二,芯片内部互连的信号接地层使用的是接地衬底层,和GND引脚根本是两码事.请用100倍以上的显微镜看一看裸片,GND的邦位走线.再来理解三菱的屏敝层概念!

第三,你说的CMOS的噪声容限为1/2VDD,仅仅是指噪声施于VCC(或输入端)对地的情况,我不认为1/2VDD是CMOS的噪声容限,正确的输入端噪声容限=Vh(高电平临界值)-VL(低电平临界值).而噪声容限指的是噪声包络的最大振幅值(刚好对核心产生致命干挠),而非对某点(GND)的参考电平.
噪声难道仅仅是从电源传导吗?考虑过噪声电平上升速率对CMOS电路的影响吗?
实验:三星9454硬件平台(标准样板,可抵JIAS标准2500V干挠),用ENS-24XA发出干挠,HP54645D-100MHz储蓄示波器观测5VMCU电源,干挠源分别加入1800V/50-1000uS噪声---220V馈入,这时看到噪声尖峰值超过12.5V,怎么样超过VCC 2.5倍了,这时MCU仍正常工作.有必要探讨我们来打LPC2114.你认为你的理论还站得住吗?

第四,不要以为搞MCU的人就不懂模拟电路!在非平衡信号传输过程中,地回路是非常重要的,虽然数字电路对地回路不是很敏感.但PCB布线时,地回路的布线方法是极为关健的,优良的布线是发挥MCU抗干挠能力的保障,为什么才说每种MCU有自己的脾气.
什么信号对地摆动传输,晶体管,电子元件,幼稚!活脱业余爱好者!
权且不说74AHCXXX是什么东东,就拿CD4000来举例,查一下TI的数据手册,CD4093,CD40106是不是施密特触发器,什么施密特超出CMOS范畴,简直胡言乱语!
施密特是迟滞输入电路的一种电路形式,CMOS是制造工艺带来的电路结构变化,两者如何能混为一谈.难道CMOS就不能做差分传输吗?

第五,如果按你的定义,那么所有HCMOS-4/0.35-0.5um工艺制造的MCU工作在相同的电源电压上(如:5V)都具有相同的噪声容限?都具有相同的抗干挠能力啊?为什么现实中各家各系列的MCU抗干挠性能差异又如此之大??

第六,我想你如果是高手一定用过三基的高频噪声发生器(ENS-24XA---3C标准设备)吧,如果想进一步探讨抗干挠问题,不妨用数据说话!!!