共2条
1/1 1 跳转至页
gcc,bit,nbsp,nbsp,xxx gcc 中能否做偉變量定義,bit xxx?
问
答 1:
是否只能用sbi() or cbi()去做了 ?
答 2:
可以要代码实现// 定义一个寄存器(Register)或端口(Port)的八个位
typedef struct _bit_struct
{
unsigned char bit0 : 1 ;
unsigned char bit1 : 1 ;
unsigned char bit2 : 1 ;
unsigned char bit3 : 1 ;
unsigned char bit4 : 1 ;
unsigned char bit5 : 1 ;
unsigned char bit7 : 1 ;
unsigned char bit6 : 1 ;
}bit_field;
//定义一个宏,用来得到每一位的值
#define GET_BITFIELD(addr) (*((volatile bit_field *) (addr)))
//定义寄存器或端口的地址(一般已经包含在头文件中了,本步可不做
// #define PORTB 0x38
// #define PINB 0x36
//定义每一个位
#define LED GET_BITFIELD(PORTB).bit0
#define BUTTON GET_BITFIELD(PINB).bit7
答 3: GCCAVR没有K51一样的bit类型只有按楼上一样,使用结构体,但生成的代码质量不高。 答 4: 非常感謝! 答 5: 建议使用C语言开发不要钻这些牛角尖我一直这样用:
volatile uint8_t ucFlag;
#define RCV_OK 0x01
#define RCV_ERR 0x02
#define AD_BGN 0x04
...
if (ucFlag & RCV_OK)
...
ucFlag |= AD_BGN;
...
typedef struct _bit_struct
{
unsigned char bit0 : 1 ;
unsigned char bit1 : 1 ;
unsigned char bit2 : 1 ;
unsigned char bit3 : 1 ;
unsigned char bit4 : 1 ;
unsigned char bit5 : 1 ;
unsigned char bit7 : 1 ;
unsigned char bit6 : 1 ;
}bit_field;
//定义一个宏,用来得到每一位的值
#define GET_BITFIELD(addr) (*((volatile bit_field *) (addr)))
//定义寄存器或端口的地址(一般已经包含在头文件中了,本步可不做
// #define PORTB 0x38
// #define PINB 0x36
//定义每一个位
#define LED GET_BITFIELD(PORTB).bit0
#define BUTTON GET_BITFIELD(PINB).bit7
答 3: GCCAVR没有K51一样的bit类型只有按楼上一样,使用结构体,但生成的代码质量不高。 答 4: 非常感謝! 答 5: 建议使用C语言开发不要钻这些牛角尖我一直这样用:
volatile uint8_t ucFlag;
#define RCV_OK 0x01
#define RCV_ERR 0x02
#define AD_BGN 0x04
...
if (ucFlag & RCV_OK)
...
ucFlag |= AD_BGN;
...
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |