EEPW论坛

嵌入式系统中的低功耗设计

摘要：通过对几个方面的分析较为全面地介绍了嵌入式系统的低功耗设计方法。其中涉及 到了CMOS器件功耗的理论分析，线性稳压和DC to DC的电路介绍, 并以实际的芯片和电路 比较进行了功耗分析，较为综合地总结了低功耗设计的若干方法和技巧。

关键词：低功耗设计（Low-Power Design）、动态电源管理（DPM）、线性稳压（Linear Regulator）、DC to DC、 LDO（Low Drop-Out）、

经过近几年的快速发展，嵌入式系统（Embedded system）已经成为电子信息产业中最具 增长力的一个分支。随着手机、PDA、GPS、机顶盒等新兴产品的大量应用，嵌入式系统的 市场正在以每年30%的速度递增（IDC预测），嵌入式系统的设计也成为软硬件工程师越来 越关心的话题。

在嵌入式系统的设计中，低功耗设计（Low-Power Design）是许多设计人员必须面对的问 题，其原因在于嵌入式系统被广泛应用于便携式和移动性较强的产品中去，而这些产品不 是一直都有充足的电源供应，往往是靠电池来供电，所以设计人员从每一个细节来考虑降 低功率消耗，从而尽可能地延长电池使用时间。事实上，从全局来考虑低功耗设计已经成 为了一个越来越迫切的问题。

那么,我们应该从哪些方面来考虑低功耗设计呢？笔者认为应从以下几方面综合考虑：

处理器的选择
接口驱动电路设计
动态电源管理
电源供给电路的选择
下面我们分别进行讨论：
一、处理器的选择

我们对一个嵌入式系统的选型往往是从其CPU和操作系统（OS）开始的，一旦这两者选定， 整个大的系统框架便选定了。我们在选择一个CPU的时候，一般更注意其性能的优劣（比如 时钟频率等）及所提供的接口和功能的多少，往往忽视其功耗特性。但是因为CPU是嵌入式 系统功率消耗的主要来源---对于手持设备来讲，它几乎占据了除显示屏以外的整个系统功 耗的一半以上（视系统具体情况而定），所以选择合适的CPU对于最后的系统功耗大小有举 足轻重的影响。

一般的情况下，我们是在CPU的性能（Performance）和功耗（Power Consumption）方面 进行比较和选择。通常可以采用每执行1M次指令所消耗的能量来进行衡量，即Watt/MIPS 。但是，这仅仅是一个参考指标，实际上各个CPU的体系结构相差很大，衡量性能的方式也 不尽相同，所以，我们还应该进一步分析一些细节。

我们把CPU的功率消耗分为两大部分：内核消耗功率PCORE和外部接口控制器消耗功率PI/O ，总的功率等于两者之和，即P=PCORE+PI/O。对于PCORE，关键在于其供电电压和时钟频 率的高低；对于PI/O来讲，除了留意各个专门I/O控制器的功耗外，还必须关注地址和数据 总线宽度。下面对两者分别进行讨论：

1、CPU供电电压和时钟频率

我们知道，在数字集成电路设计中，CMOS电路的静态功耗很低，与其动态功耗相比基本可 以忽略不计，故暂不考虑。其动态功耗计算公式为：

Pd=CTV2f

式中，Pd---CMOS芯片的动态功耗
CT----CMOS芯片的负载电容
V----CMOS芯片的工作电压
f-----CMOS芯片的工作频率

由上式可知，CMOS电路中的功率消耗是与电路的开关频率呈线性关系，与供电电压呈二次 平方关系。对于一颗CPU来讲，Vcore电压越高，时钟频率越快，则功率消耗越大。所以， 在能够满足功能正常的前提下，尽可能选择低电压工作的CPU能够在总体功耗方面得到较好 的效果。对于已经选定的CPU来讲，降低供电电压和工作频率，也是一条节省功率的可行之 路。

2、总线宽度

我们还经常陷入一个误区，即：CPU外部总线宽度越宽越好。如果我们仅仅从数据传输速度 上来讲，也许这个观点是对的，但如果在一个对功耗相当敏感的设计来说，这个观点就不 一定正确了。

同样引用公式Pd=CTV2f ，对于每一条线（地址等数据线）而言，都会面临这样的功率消耗 ，显而易见，当总线宽度越宽的时候，功耗自然越大。每条线路的容性负载都不太一样， 但一般都在4～12PF之间。我们来看下面一个例子：一片1Mbit Flash通过8bit和16bit的 总线与CPU相连，总线频率为4MHZ ，总线电压为3.3V。我们可以得到以下结果：



由上可见，采用16-bit总线和采用8-bit总线会有3.7mw的功耗差异。

当然，如果需要大量频繁地存取数据的场合下，用8-bit总线不见得会经济，因为增加了读 写周期。

另外，从上面的例子我们也可以看到：如果CPU采用内置Flash的方式，也可大大地降低系 统功率消耗。

二、接口驱动电路的低功耗设计

接口电路的低功耗设计，往往是容易被大家所忽略的一个环节，在这个环节里，我们除了 考虑选用静态电流较低的外围芯片外，还应该考虑以下几个因素：

上拉电阻/下拉电阻的选取
对悬空脚的处理
Buffer的必要性
通常我们习惯随意地确定一个上拉电阻值，而没有经过仔细地计算。现在我们来简单计算 一下，如果在一个3.3V的系统里用4.7KΩ为上拉电阻，当输出为低的时候，每只脚上的电 流消耗就为0.7mA，如果有10个这样的信号脚时，就会有7mA电流消耗在这上面。所以我们 应该在考虑在能够正常驱动后级的情况下（即考虑IC的VIH或VIL）,尽可能选取更大的阻值 。现在很多应用设计中的上拉电阻值甚至高达几百KΩ。另外，当一个信号在多数情况下时 为低的时候，我们也可以考虑用下拉电阻以节省功率。
CMOS器件的悬空脚也应该引起我们的重视。因为CMOS悬空的输入端的输入阻抗极高，很可 能感应一些电荷导致器件被高压击穿，而且还会导致输入端信号电平随机变化，导致CPU在 休眠时不断地被唤醒，从而无法进入休眠状态或其他莫名其妙的故障，所以正确的方法是 将未使用到的输入端接到VCC或地。

Buffer有很多功能，如电平转换，增加驱动能力，数据传输的方向控制等等，但如果仅仅 基于驱动能力的考虑增加Buffer的话，我们就应该慎重考虑了，因为过驱动会导致更多的 能量被白白浪费掉。所以我们应该仔细检查芯片的最大输出电流IOH和IOL是否足以驱动下 级IC，如果可以通过选取合适的前后级芯片来避免Buffer的使用，对于能量来讲是一个很 大的节约。

三、动态电源管理（DPM）

所谓动态的电源管理就是在系统运行期间通过对系统的时钟或电压的动态控制来达到节省功率的目的，这种动态控制是与系统的运行状态密切相关的，这个工作往往通过软件 来实现。

1、选取不同工作模式

如前所述，系统时钟对于功耗大小有非常明显的影响。所以我们除了着重于满足性能的需 求外，还必须考虑如何动态地设置时钟来达到功率的最大程度节约。CPU内部的各种频率都 是通过外部晶振频率经由内部锁相环（PLL）倍频式后产生的。于是，是否可以通过内部寄 存器设置各种工作频率的高低成为控制功耗的一个关键因素。现在很多CPU都有多种工作模 式，我们可以通过控制CPU进入不同的模式来达到省电的目的。

我们以SAMSUNG S3C2410X （32bit ARM 920T内核）为例，它提供了四种工作模式：正常 模式、空闲模式、休眠模式、关机模式，各种模式的功耗如下：



由上图可见，CPU在全速运行的时候比在空闲或者休眠的时候消耗的功率大得多。省电的原 则就是让正常运行模式远比空闲、休眠模式少占用时间。在类似PDA的设备中，系统在全速 运行的时候远比空闲的时候少，所以我们可以通过设置使CPU尽可能工作在空闲状态，然后 通过相应的中断唤醒CPU，恢复到正常工作模式，处理响应的事件，然后再进入空闲模式。

2、关闭不需要的外设控制器

一般来讲，CPU都提供各种各样的接口控制器，如I2C、I2S、LCD、Flash、Timer、UART 、SPI、USB等等，但这些控制器在一个设计里一般不会全部都用到，所以我们对于这些不 用的控制器往往任其处于各种状态而不用花心思去管。但是，当你想尽可能节省功耗的情 况下，则必须关注它们的状态，因为如果不将其关闭，即使它们没有处于工作状态，但是 仍然会消耗电流。仍以S3C2410X来讲：



从上表我们可以看到，通过设置寄存器我们可以有选择地关闭不需要的功能模块，以达到 节省电的目的，比如在我们的实际应用中，ADC、I2C、I2S和SPI都没有用到，通过CLKCON 寄存器的设置，我们可以节省2mA的电流。当然，也可以动态关闭一些仍然需要的外设控制 器来进一步节省能量。如在空闲模式下，CPU 内核停止运行，我们还可以进一步关闭一些 其他的外设控制器，如USB,SDI,FLASH等，只要保证唤醒CPU的I/O控制器正常工作即可,如 通过UART唤醒，则UART控制器不能被关闭。等到CPU被唤醒后，再将USB、SDI、 Flash等控制器再打开。

上面两种方式只是动态电源管理的最为简单的实现。在这两种方式中，一种是通过改变了 系统的时钟频率，另一种是通过控制外设控制器的开关来达到节约能量的目的。在最近的 研究中，已经有人把目光投入到了同时动态改变处理器的电压和频率来进一步节省功率， 如IBM和MontaVista合作进行的嵌入式系统的动态电源管理的研究。这是一个更为复杂、 也更为系统的工程，它涉及了从硬件到操作系统以及应用层的有关内容。

四、电源供给电路

在数字电路设计中，工程师往往习惯于采用最简单的方式来完成电源的设计，但在对功耗 要求严格的情况下，我们就必须对采用何种电压变换结构仔细考虑一番再做决定。

通常来讲，我们有以下几种进行电压转换的方式：

线性稳压（Linear Regulator）
DC to DC
LDO（Low Drop-Out）
其中LDO本质上还是一种线性稳压，主要用于压差较小的场合。所以我们将其合并为线性稳 压来谈。
对于线性稳压来说，其特点时电路结构简单，所需元件数量少，输入和输出压差可以很大 ，但其致命弱点就是效率低，功耗高。其效率η完全取决于输出电压大小。下图是线性稳 压器LM7805的输出电流大小相对压差的曲线图。



由图中可见，压差越大，可提供的最大输出电流越小。假设采用LM7805,输入12V，输出电 压为5V，压差为7V, 输出的电流为1A的情况下，我们可以计算出消费在线性稳压器上的功 率为P=ΔV*IOUT=7*1=7w，效率仅为η＝5×1/(5*1+7*1)=41.7%,由这个结果我们可以看 出，有一大半功率消耗在IC本身上。

DC to DC电路的特点是效率高，升降压灵活，但缺点时电路相对复杂，干扰较大。一般常 见的由Boost和Buck两种电路，前者用于升压，后者用于降压，示意图如下：



这两种电路的核心是通过MOS管的开关来控制电感和电容间的能量转换。调节MOS管栅极脉 冲信号的占空比可以控制MOS管的导通和关闭，从而改变输出电压的高低。

下图是一个从12V转换到5V的DC to DC电路图，其控制IC采用国家半导体（NS）的LM2596 ，实际是采用Buck电路，其MOSFET和相关的控制电路位于芯片内部，其转换效率图如下：



由转换效率图可见，当输入为12v,输出为5v时，转换效率约为82％，为线性稳压器转换效 率的一倍。LM2596的开关频率为固定的130KHZ，如果我们提升器件的开关频率，如采用NS 的LM2676时（260KHZ开关频率），在同样的应用条件下，效率可达88％以上。从上面的论述中我们可见，在适当的情况下使用DC-DC的电压转换线路，可以有效地节约能 量，降低整机功耗。

参考文献：
1、 Dynamic Power Management for Embedded System, Version 1.1 November 19, 2002, IBM& MontaVista Software
2、 Low Power Design , Dec 28 2001, Mike Willey & Kris Stafford, www. embedded.com
3、 System Level Power-Performance Trade-Offs in Embedded Systems Using Voltage and Frequency Scaling of Off-Chip Buses and Memory, Kiran Puttaswamy, Kyu-Won Choi, Jun Cheol Park等

作者：车健
副总
上海博泰电脑科技有限公司