当FPGA与并行DA,AD等芯片接口时. 传输或接受一个CLK 和 DATA[N:0] 在有几个控制信号CTL0, CTL1等是很常见的情况. 在这种环境中, 一般大家是如何处理的?
我的处理习惯:
我的处理习惯, 采用一个时钟源(晶振) 和一个时钟Buffer. 实现一带多. 将时钟 Buffer 的输出输出给FPGA与FPGA的上下游芯片. 在输出给FPGA的时候, 一般从FPGA的PLL输入管脚输入. 这样可以利用PLL调整FPGA的时钟相位, 从而实现FPGA与其上下游芯片的时钟触发沿是一致的.
在这里需要在FPGA与芯片接口的地方加时序约束, 以保证满足上下游芯片的建立和保持时间.
感觉麻烦的地方:
这种设计方式有两点比较麻烦的地方:
1)因为时钟采用BUFFER分配给FPGA与外围芯片, 这样当外部芯片的频率较高时就要采购频率较高的晶振. 比较麻烦. 当设计的时钟比较特殊时, 采购就变得很麻烦.
2)多使用了一个时钟BUFFER, 这样设计中多出一个芯片, 采购又是见麻烦事. 同事器件的增加, 也增加了时钟的JITTER. 不是什么好事.
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
stm32f103驱动舵机被打赏20分 | |
汽车+汽车电子电阻解释与分析被打赏5分 | |
STM32F103的I2C驱动OLED动态显示被打赏30分 | |
分享汽车通信和多媒体总线结构被打赏20分 | |
【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分 | |
NUCLEO-U083RC学习历程38+串口通过队列的方式输出两个字符串被打赏20分 | |
【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分 | |
电流检测模块MAX4080S被打赏10分 | |
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 | |
分享电控悬架的结构与工作原理(一)被打赏20分 |