EEPW论坛

针对广播、高性能计算和其它高速DSP应用推出Virtex-5 SX240T FPGA
和浮点运算IP内核

2008 年 5 月 21 日， 中国北京 ——全球可编程逻辑解决方案领导厂商赛灵思公司（ Xilinx, Inc. (NASDAQ: XLNX) ）今天宣布其屡获殊荣的 65nm Virtex-5 SXT FPGA 平台新增针对高性能数字信号处理（ DSP ）而优化的 Virtex™-5 SXT240T 器件。该器件高达 528GMACs 的乘法累加性能和超过 190 GFLOPS 的单精度浮点 DSP 性能，为广播视频、医疗成像、无线通信、国防和高性能计算等应用的开发人员提供了全球性能最高的可配置 DSP 解决方案。

“支持高分辨率（ HD ）视频的广播设备制造商要求比标准分辨率（ SD ）设计高出五倍以上的处理能力。”为领先广电企业和视频测试设备供应商提供设计咨询服务的 OmniTek 公司总经理 Roger Fawcett 说：“与市场上的任何其它 FPGA 器件相比， Virtex-5 SX240T 能够更好地满足广播和数字相机高级视频处理算法所提出的计算需求。”

新推出的这款 65nm Virtex-5 SXT240T 器件集成了 1056 个 25 x 18 位的 DSP48E 逻辑片，设计人员可结合专用布线资源实现可扩展的信号处理链。每个 DSP48E 逻辑片典型动态功耗仅为 1.4mW/100MHz ，不需要牺牲性能即可实现高效的电源管理。此外， SX240T 拥有超过 18Mbit 的块 RAM 用于存储数据和系数，还有 24 个高速 GTP 串行收发器，每个都可支持高达 3.75Gbps 的数据速率。更高的 DSP 带宽结合存储器和高速串行连接使设计人员可以在印刷电路板上使用更少的器件，从而降低总体系统成本和功耗，与此同时仍然可以满足严格的性能要求。

为支持 SXT240T 器件，赛灵思还推出了浮点运算（ FPO ） IP 内核 4.0 版。新版 FPO IP 内核优化使用 25 x 18 位的 DSP 逻辑片来完成浮点乘法运算，所需的资源仅为此前版本的一半。 SXT240T 器件和 FPO IP 内核相结合可以为高性能计算、医疗成像和国防应用提供超过 190  GFLOPS 单精度浮点 DSP 性能。如此高的 DSP 性能使 SXT240T 的单精度浮点乘法运算能力比竞争器件高出 63% ，单精度浮点加法运算能力高出 125% 。

“ SX240T 器件实现了逻辑、存储器、信号处理和高速 GTP 串行收发器之间的最佳结合，从而可以满足先进 DSP 应用的高性能需求。”赛灵思公司产品开发副总裁 Steve Douglass 说，“作为唯一提供内建 PCI Express® 端点和三模式 Ethernet MAC 模块的 FPGA 系列， Virtex-5 进一步优化了成本并使功耗进一步降低。”

XtremeDSP 工具

设计人员可以利用 XtremeDSP 解决方案开发工具包 （ 包括 System Generator for DSP 和 AccelDSP™ 综合工具 ） 创建使用 SXT240T 的 DSP 设计。利用这些工具，可以方便地将利用 The MathWorks™ 公司受欢迎的 MATLAB® 和 Simulink® DSP 建模环境开发的 DSP 算法在 FPGA 硬件中实现。 System Generator for DSP 为赛灵思在 Simulink 环境中提供了优化的 DSP 模块组、网表生成和硬件在环协同仿真（ hardware-in-the-loop co-simulation ）插件。 AccelDSP 综合工具进一步扩展了这些能力，还包括了定点转换、设计试探以及浮点 MATLAB 算法 RTL 生成功能。