EEPW论坛

飞思卡尔是第一个向市场推出商用四核心DSP的厂商。飞思卡尔现在在市场上主推的产品是第二代四核DSP产品8144，该产品集成了4个频率为1GHz的DSP内核。飞思卡尔网络部亚太区业务拓展副总监曲大健介绍说：“飞思卡尔的4核心DSP拥有相当高的处理速度，每块能承担更多的处理任务，并且该产品拥有大量的片上内存，支持包括串行高速总线(sRIO)在内的众多接口，使用非常方便。”

Ramesh Kumar：TI TCI6487多核DSP具备片上加速器，无需FPGA或微处理器就能支持多种最新标准。

德州仪器DSP系统通信基础设施业务部全球市场总监Ramesh Kumar表示，TI TCI6487多核DSP具备片上加速器，无需FPGA或微处理器就能支持GSM-EDGE、HSPA、HSPA+、TD-SCDMA以及LTE应用，可帮助基站厂商开发高密度、有成本效益的基带平台，还可以通过软件升级来增添新的特点。

针对多核DSP的优势，IEEE高级会员，赛灵思公司无线基础设施垂直市场系统架构师温得敏博士表示：“与单核DSP比较时，多核DSP的确提供了成本与功耗方面的优化。但多核DSP执行DSP算法的复杂性要比单核提升很多，因此FPGA的机会很多。”从系统角度来看，设计人员需要考虑多核DSP的架构，然后仔细规划如何把多核特点用于数据处理。为此，多核DSP厂商恐怕需要在客户那里投入诸多的人力和时间，以帮助客户优化他们的参考设计。

温得敏：多核DSP执行DSP算法的复杂性要比单核提升很多，因此FPGA的机会很多。

为了突破DSP算法在处理乘法运算时的性能瓶颈，DSP厂商通过多核DSP来提高GMACs。与多核DSP相比，单片FPGA是否能够提供更多的GMACs用于执行无线DSP算法呢？温得敏以四个多核DSP为例做出比较，其中每个DSP含有四个频率为300MHz的8122 Starcore内核，运算性能可以达到19.2GMACs；而单片具有640个专用DSP48E MAC内核的V5SX95T，工作在300MHz可以实现192GMACs的性能。

除此之外，节省PCB空间、可靠性和可升级能力也是FPGA的有利条件。Altera通讯部门资深总监Arun Iyengar指出，DSP功能固定，要提高某一芯片的性能，不得不在电路板上增加其它芯片，不但增加了成本和体积，而且也增大了功耗和设计复杂度。对于相同的引脚布局，Altera FPGA的密度和存储器可以在10倍范围内扩展。这一可扩展性使客户可以为基站配置最适合的器件，不需要不断增加每块电路板上的芯片数量，保持了在各类基站(宏基站、微基站、微微基站等)上的灵活性。这种方法可以使设计方案重复使用，帮助基站客户有效地使用其综合开发预算。

Iyengar进一步指出，现在的基站市场需要多标准、多模式MIMO支持。向MIMO的发展趋势也提高了RF-BB接口的带宽，例如，CPRI/OBSAI线性速率达到6.0G。多核DSP SoC还不能支持针对各种标准或者新接口线性速率的所有硬件加速引擎。FPGA是一种性价比很高的通用架构，能够完成各种各样的加速功能，例如Turbo解码、HSPA码片速率处理、FFT OFDM内核、MIMO QRD分解、IDFT和用于RACH检测的24k-FFT等大规模FFT。在接口侧，Altera FPGA已经准备好为CPRI和OBSAI提供6.0G支持。

多载波技术对基站芯片厂商的挑战

多载波技术使一个单一的BTS(基站收发台)中可以支持更多的用户和数据容量。多载波技术为开发DSP等数字基带解决方案的芯片厂商，以及开发模拟/RF芯片组的芯片厂商带来了不同的挑战。

对于数字基带解决方案来说，多载波技术意味着基站厂商需要开发高密度通道卡来支持多载波所需要的处理能力。Kumar表示，基站厂商能够利用集成硬件基带加速器的多内核DSP TCI6487来开发基于DSP-farm的通道卡，在一个卡上支持多载波，不需要开发NRE(非重复性工程)密集型的定制ASIC，也不必使用FPGA。

德州仪器(TI)最近就推出一款具有扩展性的可编程开发平台，使基站OEM厂商能够以统一平台达到支持符合现有与最新无线标准要求的多载波技术的目的。该开发平台建立在TI多内核TMS320TCI6487与TMS320TCI6488 DSP与多接口软件库的基础上，能支持各种主要空中接口，其中包括GSM-EDGE、HSPA、HSPA+、TD-SCDMA、LTE与WiMAX。

对于模拟/RF芯片组来说，应用多载波技术最典型的不利因素是和多路窄带模拟RF Trx链路有关的成本问题，包括滤波器、数据转换器和功率放大器等。数字IF处理和宽带多载波功率放大器(MC-PA)有助于解决这类问题。

数字IF处理包括的功能有多通道数字上变频和下变频(DUC/DDC)、降低波峰因数(CFR)和PA线性化技术。这些功能的计算量非常大，涉及到的乘法运算高达300+ Msps，对底层硬件的性能要求非常苛刻。此外，硬件还必须足够灵活，可升级，以应对载波、扇区和天线数量的变化，而这也一直是ASSP努力要解决的问题。Arun Iyengar表示，Altera全面的产品组合包括40nm Stratix IV FPGA和HardCopy ASIC，提供众多高度集成的单芯片方案，能以高性价比和灵活的方式来实现数字IF功能。设计人员还可以使用Altera DSP Builder工具中新的高级模块集，迅速完成高性能时间共享多载波DUC和DDC设计。而且，Altera还为多载波DUC/DDC、CFR和CPRI/OBSAI功能提供丰富的参考设计，帮助设计人员加速SoC设计。

Femtocell吸引着DSP和FPGA厂商

Femtocell(毫微微基站)是一类面向家庭和SOHO/SME应用的BTS。由于Femtocell所需的资本支出较低并具有运营优势，无线运营商对其非常热衷。但Femtocell在技术和商业上还都不成熟。对于任何新的和未经测试的无线技术，终端设备厂商理想的发展策略是采用最具灵活性的平台(例如芯片、IP和软件集成)，以最少的研发投入满足各种空中接口和运营商的要求，而这一平台也能使他们比较容易实现量产，缩短产品面市时间。

Kumar表示，德州仪器拥有广泛的DSP产品组合，包括多核器件和单核器件。多核器件具有多个DSP核，或者同时拥有DSP和ARM内核。基站厂商可以根据其最终应用的性能、成本和功耗目标要求选择器件。这么做的好处在于厂商可以把软件重新用于支持同样应用的系统之中。

Arun Iyenger：对于相同引脚布局，Altera FPGA的密度和存储器可在10倍范围内扩展。

Iyengar认为，FPGA非常适合Femtocell。FPGA非常适合实现物理层处理功能(例如调制解调器)，是完全可编程的设计，因此，用户能够迅速实现、调试和改进其设计，不存在任何ASIC/ASSP设计延时问题。FPGA处理功能可以灵活的适应不同配置和标准(例如WCDMA/HSPA的处理强度要大于CDMA)，用户可以根据实际要求来确定采用单片FPGA解决方案还是多片FPGA+处理器的解决方案。Iyengar表示，如果需要单片FPGA，可以采用Altera的NiosII软核处理器来处理第2层和第3层协议堆栈软件。FPGA中灵活的I/O还支持和RF元器件的连接，例如ADC/DAC和网络(以太网)等，而ASIC和ASSP没有定义支持这类连接。

Iyengar进一步指出，为了满足解决方案的成本和功耗问题，Altera采用的方法是将FPGA设计无缝导入到Altera Hardcopy ASIC器件中。Hardcopy ASIC技术使用户能够在成本更低、功耗更低(<50%)的引脚兼容器件中实现运行在FPGA中相同的RTL代码和SW IP，也就是采用置入式替换方法。Hardcopy ASIC的开发时间只有ASIC的一半，意味着在相同的时间内可以生产两倍的产品，而开发成本只有ASIC的五分之一，而且还能够进一步降低成本。