EEPW论坛

基于Atmega8的数字功放设计
１　引言
数字功放由于其效率高、易与数字音源对接等优点而在现实生活中具有越来越广泛的应用。它主要包含两部分，图１为数字功放的基本框图。其中ＰＷＭ变换大致有两种，一是模拟ＰＷＭ，即将输入的模拟信号或数字信号经Ｄ／Ａ后与三角波进行比较，这种变换必须要有频率上百ｋＨｚ、线性度好、满幅的三角波，而且还要有高速模拟比较器，否则将影响ＰＷＭ波形在解调后的波形，这些都将增加成本和设计复杂度（使用集成Ｄ类功放或Ｄ类控制芯片另当别论）。二是数字式ＰＷＭ，即将输入数字信号或模拟信号经Ａ／Ｄ后与计数器相比较，即用计数的方法代替三角波，从而避免了三角波非线性所引起的失真。同传统的模拟方式相比，数字方式具有设计简单，效率更高，抗干扰性更强等优点。而Ａｔｍｅｇａ８单片机中的定时器１可以工作在ＰＷＭ模式，它只要将其ＡＤ中的值移到ＰＷＭ的输出比较寄存器中即可完成ＰＷＭ调制，实现起来相当简便。

为了提高输出功率，大多数Ｄ类功放都以ＢＴＬ方式来驱动。

而无论是模拟式还是数字式ＰＷＭ，ＢＴＬ两路输出信号的选择也都有两种方案，即同相驱动和反相驱动。前者在零信号时，其两路信号的叠加效果几乎为零，而后者在零信号时，叠加在滤波器上的电压会变大，当然可以通过修改滤波器参数来降低其在负载上的压降，但这样会增加系统功耗，而且不便于整体实现。因此，本文选用数字式ＰＷＭ，并采取同相驱动方式实现数字功放功能，从而进一步降低了静态功耗，提高了效率。

２　硬件设计

该设计的硬件电路分为三部分，包括前置放大、Ａ／Ｄ与ＰＷＭ转换、功率放大及滤波等，其硬件电路原理如图２所示。本系统的ＰＷＭ频率至少要调制到信号最高频率（２０ｋＨｚ）的５倍以上，才能保证音频信号很好的还原。若工作频率为１６ＭＨｚ，则ＰＷＭ的计数最大值（以下简称ＴＯＰ）将为： ｆＣＬＫ－Ｉ／Ｏ／ｆｐｗｍ＝１６ＭＨｚ／１００ｋＨｚ＝１６０。此外，Ａ／Ｄ的采样值（最大２５５）也必须除以一定的数值才能作为ＰＷＭ输出比较寄存器（以下简称ＯＣＲ１Ａ／ＯＣＲ１Ｂ）的值，这显然会降低ＡＤ的等效精度。而要保证ＡＤ原有的精度和ＰＷＭ频率，则应提高晶振。经测试：ｍｅｇａ８在３２ＭＨｚ下还可正常工作，此时ＡＤ采样值可直接作为ＯＣＲ１Ａ／ＯＣＲ１Ｂ值，此时的ＰＷＭ频率为３２ＭＨｚ／２５５＝１２５．５ｋＨｚ。

[NextPage]

２．１ 前置放大

前置放大部分主要由ＡＤ公司的低功耗、低噪声、单电源、轨对轨输入输出放大器ＡＤ８６０５和数字电位器组成。ＡＤ８６０５的静态电流只有０．９ｍＡ（５Ｖ），电源范围为２．７Ｖ～５．５Ｖ，带宽为１０ＭＨｚ。数字电位器采用的Ｘ９Ｃ１０２有１００个台阶，大小为１ｋΩ