可是如何设置不用的管脚为高阻态呢?我用的是XILINX的FPGA,如果代码里没有写的引脚,或是代码里设置输入输出但没有用到的引脚,在约束文件里约束位置了,但实现不了,好像全是输入引脚,会报错,其它的都会报警告.
现在是知道不用的引脚设置高阻了,但怎么设置呢?
有奖活动 | |
---|---|
【有奖活动——B站互动赢积分】活动开启啦! | |
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |