我用q2的core做了个锁相环，输入时钟50兆，输出三路皆为100兆的时钟，相移参数我都设成了10ns，然而仿真出来的图却有一路与另外两路时钟相位不一致，如下图所示，请问这是为什么呢？
（生成pll时我选择了生成一个仿真图文件，这个图的输出关系却是正确的，如下图）
 我要赚赏金打赏帖 |
|
|---|---|
| 【FreeRtos】FreeRtos + MPU模块的配置使用被打赏￥32元 | |
| 【分享开发笔记，赚取电动螺丝刀】墨水屏文本显示器被打赏￥25元 | |
| 【STEVAL-STWINKT1B】：结合STMcubeMX读取磁力计iis2mdc被打赏￥19元 | |
| 【STEVAL-STWINKT1B】：结合STMcubeMX读取LPS22HH气压、温度被打赏￥19元 | |
| 【STEVAL-STWINKT1B】：结合STMcubeMX读取STTS751温度被打赏￥17元 | |
| 【STEVAL-STWINKT1B】：结合STMcubeMX软件读取HTS221温湿度被打赏￥22元 | |
| M5PAPERESP32EINKDEVKIT评测|使用MicroPython开发M5Paper被打赏￥15元 | |
| OK1126B-S开发板下以导航按键控制云台/机械臂姿态调整被打赏￥29元 | |
| 【树莓派5】便携热成像仪被打赏￥36元 | |
| 【树莓派5】环境监测仪被打赏￥35元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
