用ISE综合时报如下错误:
Port <clk100> has illegal connections. This port is connected to an input buffer and other components
clk100是我用的系统时钟,作为输入,当然要接input buffer,然而我的工程有很多子模块,当然也要将clk100连到各个component,报这个错究竟是啥意思呢?

2楼
对于时钟我一般是这么用的,时钟输入进来后先过一个DCM,即使没有倍频分频,可可以整形。然后再接给系统中的各个模块做时钟。
我觉得你可以把input buffer的输入接给各个component试试看



回复
有奖活动 | |
---|---|
“我踩过的那些坑”主题活动——第002期 | |
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |