各位大侠，请教个概念问题
时序逻辑电路概念
课本上的定义是：任意时刻的输出信号不仅取决于当时的输入，而且还取决于电路原来的状态，或者说，是与以前的输入有关。
在夏宇闻的关于阻塞赋值、非阻塞赋值的章节的例子里，有这么一个描述：
always@(posedge clk or negedge rst_n)
if(!rst_n) q<='b0;//时序逻辑
else q<=a^b;//异或，组合逻辑
实在想不通为什么把q<='b0这个语句看成是时序逻辑。好像并不符合定义啊？
共8条
1/1 1 跳转至页
5楼
这个概念确实有点模糊，
always@(posedge clk or negedge rst_n)
if(!rst_n) q<='b0;//时序逻辑
else q<=a^b;//异或，组合逻辑
if(!rst_n) q<='b0; 异步复位，该算是组合逻辑吧
q<=a^b;// 同步置数该算是时序逻辑吧。
其实就是一个异或门后面加上一个带异步复位的D触发器，前者算组合，后者算时序
always@(posedge clk or negedge rst_n)
if(!rst_n) q<='b0;//时序逻辑
else q<=a^b;//异或，组合逻辑
if(!rst_n) q<='b0; 异步复位，该算是组合逻辑吧
q<=a^b;// 同步置数该算是时序逻辑吧。
其实就是一个异或门后面加上一个带异步复位的D触发器，前者算组合，后者算时序
共8条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 【有奖活动——B站互动赢积分】活动开启啦！ | |
| 【有奖活动】分享技术经验，兑换京东卡 | |
| 话不多说，快进群！ | |
| 请大声喊出：我要开发板！ | |
| 【有奖活动】EEPW网站征稿正在进行时，欢迎踊跃投稿啦 | |
| 奖！发布技术笔记，技术评测贴换取您心仪的礼品 | |
| 打赏了！打赏了！打赏了！ | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂