用什么Verilog 编程软件好呢




原来这么方便。在网上看到有推荐emacs的,感觉很专业,贴过来一段:
呵呵,看来这里用emacs用的人很少啊,那给大家推荐一下吧,UNIX下的用的,主要优点是可以自动生成输入输出端口,在always中用到的变量可以自动生成成reg声明,模块例化时,可以自动生成wire声明,而且例化时可以采用模板进行批量例化,别小看这一功能,当设计复杂,尤其是层次很多时,自动例化会极大提高你的设计效率。
其实呢。emacs的verilog mode这个功能在gvim下面也能用。只要去网上下载一个plug in的包就可以了。
不知道有哪些厂用这个。我公司是要求用这个。这样不仅可以检查自己编的有没有问题,还可以发现相关模块有没有typo一类的错误。


回复
打赏帖 | |
---|---|
【STM32F769】AI之与本地deepseek对接被打赏50分 | |
Buck电路工作在CCM模式下电感电流的计算公式是什么?被打赏5分 | |
buck电路工作原理被打赏5分 | |
基于MSPM0L1306的MODBUS-RTU协议通讯实验被打赏100分 | |
我想要一部加热台+多合一调试工具被打赏18分 | |
每周了解几个硬件知识+485硬件知识分享被打赏10分 | |
【换取手持数字示波器】树莓派PICO调试器官方固件本地化部署实践被打赏24分 | |
【换取手持数字示波器】分享一个KEIL无法识别CMSIS-DAP调试器的解决办法被打赏20分 | |
【换取手持数字示波器】分享一个自制的ArduinoNano扩展板底板被打赏23分 | |
【换取手持示波器】树莓派PICOW网页烟花被打赏18分 |