网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 综合技术 » 物联网技术 » 把电路设计成低阻抗，可以有效的降低噪声对电路的影响

共3条 1/1 1 跳转至页

把电路设计成低阻抗，可以有效的降低噪声对电路的影响

ddo19871222
菜鸟
2011-10-09 14:47:52     打赏
今天在一本书上看到这样一句话：把电路设计成低阻抗，可以有效的降低噪声对电路的影响，因为噪声源大多是高内阻的，有没有哪位大侠对上面这句话解释一下，为什么这样可以降低噪声的影响，
回复
收藏
0



关键词： 电路设计     成低     阻抗     可以     有效     降低     噪声     电路    

dreamjsc
工程师
2011-10-09 15:26:52     打赏
2楼
电阻的噪声电压可以表示为：Vn=sqrt(4kTBR)，sqrt()表示平方根，k为玻尔兹曼常数，T为温度，B为带宽，R为电阻阻值。此噪声产生于电阻中电子的随机运动。

可知，任何一个电阻都为有噪电阻，可以用戴维南等效为无噪电阻和一个由上面式子给出的理想电压源。电路中，电阻用得越多，噪声也就相应越大。所以很多对噪声要求高的电路中，都会尽量少用电阻，能用晶体管代替的就用晶体管。

评论
ddo19871222
菜鸟
2011-10-09 15:31:52     打赏
3楼

谢谢，不过我对VN的公式有点不明白，
1、公式计算出来的VN是电阻在电路中产生的干扰，还是电阻对外部干扰做出的反应呢，
2、楼上的解释是不是说的是降低R减少了信号源在电阻上的产生的干扰？


评论
共3条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航