在使用modelsim时,有时会出现几个问题:
(1)打开modelsim软件时提示错误或者是在compile或者simulation时提示出现无法找到verilog/VHDL license的error的情况,应该是软件还未完全破解,重新破解一下,注意license文件需要在使用机子上重新生成一边,并且记得建立环境变量;
(2)在simulation时,找不到代码中的变量,应该是在simulation参数中设置了优化选项,解决办法是去掉优化选项,或者使能优化选项,然后在优化选项复选框内把“No Design Objective Visibility”设定改成"Apply Full Visibility to All Module"。
共6条
1/1 1 跳转至页
6楼
Modelsim主要用于波形仿真,功能仿真(布局布线前,综合之后)和时序仿真(布局布线后);只要加入FPGA厂家(Altera、Xilinx、Actel等)的器件库就可以针对相应的器件进行仿真,当然也可以被Altera的Quartus II或者Xilinx的ISE集成开发环境调用。
而Quartus II则是Altera的FPGA EDA设计工具,包含从HDL源代码/原理图(符号)/IP库/输入,到综合、仿真、适配(布局布线)、各种格式的下载文件生成以及调试(SignalTap II),它仅适用于是Altera的FPGA或者CPLD器件
而Quartus II则是Altera的FPGA EDA设计工具,包含从HDL源代码/原理图(符号)/IP库/输入,到综合、仿真、适配(布局布线)、各种格式的下载文件生成以及调试(SignalTap II),它仅适用于是Altera的FPGA或者CPLD器件
共6条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |