【白皮书】在28-nm 拓展收发器领先优势
高速串行协议提高了数据速率,扩展了功能,从而满足了网络带宽的需求。而最大的挑战是怎样提高数据速率,实现更高的集成度,从而有效的支持未来系统带宽的增长。这些挑战包括,降低误码率(BER),保证信号和电源完整性,同时维持高功效不变,优化设计效能。本白皮书从体系结构上研究12.5-Gbps 背板和28 Gbps下一代光模块SERDES带来的挑战及其解决方案。还介绍了10至28-Gbps收发器的业界发展趋势,重点是面临的挑战,以及解决这些挑战的28-nm 芯片和效能方案。详见wp-01130-stxv-transceiver_CN.pdf。
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |