This application note describes how to utilize the dedicated deserializer(ISERDES) and serializer (OSERDES) functionalities in Virtex®-6 FPGAs to interface with analog-to-digital converters that have serial low-voltage differential signaling (LVDS) outputs and with digital-to-analog converters that have parallel LVDS inputs.
xapp1071_V6_ADC_DAC_LVDS.pdf
共1条
1/1 1 跳转至页
Connecting Virtex-6 FPGAs to ADCs with Serial LVDS Interfaces and DACs with Para
关键词： Connecting Virtex-6 FPGAs
共1条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 【有奖活动——B站互动赢积分】活动开启啦！ | |
| 【有奖活动】分享技术经验，兑换京东卡 | |
| 话不多说，快进群！ | |
| 请大声喊出：我要开发板！ | |
| 【有奖活动】EEPW网站征稿正在进行时，欢迎踊跃投稿啦 | |
| 奖！发布技术笔记，技术评测贴换取您心仪的礼品 | |
| 打赏了！打赏了！打赏了！ | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂