【应用笔记】Stratix II GX同步开关噪声(SSN)设计指南(Stratix II GX SSN Design Guidelines)
如今的FPGA器件显示出亚微毫秒边沿速率来满足苛刻的时序要求,这些要求包括运行高速存储器接口、高速串行连接通信等。快速边沿速率的下降沿和大量并行I/O总线(DDR)耦合在一起,可以引起多种信号完整性问题,如串扰(包括同步开关噪声(SSN))。这些都可以导致系统性能下降,如果在初始设计阶段不考虑这些问题的的话。这遍应用笔记对同步开关噪声,以及降低在Stratix II GX系列器件中所观察到的噪声不同技巧等的主要机制提供了一些信息。
Today's FPGA devices exhibit sub-nanosecond edge rates to meet the
critical timing requirements needed to run high-speed memory
interfaces, and communicate over high-speed serial links. The downside
of fast edge rates coupled with large parallel I/O buses (DDR) can cause
a variety of signal integrity problems like crosstalk, including
simultaneous switching noise (SSN), which can result in degradation of
system performance if it is not accounted for during the initial design
phase.
This application note provides information on the major mechanisms of
simultaneous switching noise, along with various techniques to mitigate
the observed noise in the Stratix® II GX device family. In addition, this
application note explains how Altera® defines signal margin, covers the
impact of multiple I/Os toggling on transceiver performance, and
concludes by providing a high-level overview of best practices for
designing a board. AN472.pdf
共1条
1/1 1 跳转至页
【应用笔记】Stratix II GX同步开关噪声(SSN)设计指南(Stratix II GX SSN Design Guidelines)
共1条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
汽车+汽车电子电阻解释与分析被打赏5分 | |
STM32F103的I2C驱动OLED动态显示被打赏30分 | |
分享汽车通信和多媒体总线结构被打赏20分 | |
【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分 | |
NUCLEO-U083RC学习历程38+串口通过队列的方式输出两个字符串被打赏20分 | |
【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分 | |
电流检测模块MAX4080S被打赏10分 | |
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 | |
分享电控悬架的结构与工作原理(一)被打赏20分 | |
多组DCTODC电源方案被打赏50分 |