EEPW论坛

复杂的DUT可能在测试夹具循环至下一个部件之前要求多次的源激励信号和进行相应的响应信号的测量。缩短测试时间的第一步可通过将单独功能的源－测量仪器转变为集成式的SMU获得。这将减少触发延迟时间以及在分立仪器和PC控制器之间的数据通信时间。如果SMU具有内部程序存储器，这将进一步减少数据通信时间和PC执行测试程序的时间，因为该SMU可从其自身的存储器中运行测试序列。

有些 SMU 具有可运行多达 100个预定义测试序列的程序存储器，在测试过程中，可进行极限比较、执行有条件的测试程序分支或者选择与否 PC 控制器一同工作。采用这种类型的设计，易在单通道系统中获得在测试时间上的显著改进。但是，管理多个触发器和测试序列是非常困难的，在多SMU系统中进行测试时间的改进因而要复杂得多。(参见文后的“SMU 测试序列的优势”部分)

因为存在困难，所以多SMU系统设计可采用测试序列发生器，存储多个GPIB命令到SMU内，然后由PC控制器发简单的SCPI调用执行这些命令。在这样的设计中，系统没能提供所需的逻辑电路去执行极限测试或作出通过/失效判断，即没有与DUT 分选处理机的接口。因此，这类设计在数据通信总线上仍有大量的GPIB通信。而且，多SMU系统并不能像它们在并行测试中那样能被有效地运用，相反，经常被顺序访问这些SMU，因此系统速度与吞吐量的增加不是很大。

现在，速度最快的SMU使用了测试脚本处理器和高速控制总线，多个SMU采用主从架构真正实现并行多通道操作。这种类型的设计已经用于吉时利的2601和2602型数字源表（System SourceMeter®）仪器中。