EEPW论坛

业务压力挑战测试工程师

大多数电子制造商都面临着一些共同的业务问题。全球性的竞争压低了产品价格，但却增加了产品的功能特性；不断缩短的产品生命周期；不断减小的利润率促使制造商竭尽一切可能降低产品成本，其中也包括测试成本，但随着产品复杂程度的增加，测试成本却反过来呈增长趋势。

这些业务问题导致的压力对测试工程师和生产工程师来说是一个重大的挑战。将模拟电路、数字电路、甚至是射频(RF)电路集成在单块系统芯片 (System-On-a-Chip, SOC)上，制造出的新一代器件意味着在更小的空间内敷设更多的电路和配置更多的引脚数(pin count)。这种集成同样推动了分立器件，可将多个元器件集成在密度更高而尺寸更小的单块芯片上。多引脚器件要求更多的测试通道来保持足够的速度和吞吐量，同时还要求在有限的生产空间内提高测试系统密度。这些因素推动了测试技术向其极限发展。

此外，正如我们现在经常看到的电子产品制造过程一样，制造商往往专注于在生产线最终阶段的功能测试上，这时发现的不合格产品成为减少生产成本的沉重负担，结果损害了制造商的利润。这要求制造商转而采用更多的预先测试，以便在生产过程中尽早淘汰掉不合格的部件。但令人遗憾的是，生产线上使用的“大机柜式”功能测试系统通常并非是在生产初期进行部件和模块测试的有效解决方案。

目前，生产线所用的ATE系统可分为大容量、高成本、大机柜式的测试系统；采用PC控制的基于慢速仪器的测试系统；和基于快速仪器但开发过程极其复杂的测试系统。这些解决方案当中，尚没有任何一种方案专为生产线的前端或后端而进行过优化处理。为了保持具有竞争性的价格，制造商需要能将他们的测试成本以及保有测试设备的成本降到最低的测试技术、仪器及系统。在很多情况下，他们都要寻找能通过提高现有测试设备的性能并将其保有成本降至最低的方法，让这些测试设备承担更多的测试任务，这将有助于减少成本较高的生产线终端测试系统的数量。

简而言之，设计测试系统时必须：

u 提高系统吞吐速率（缩短测试时间）

u 减少测试设备所占的面积和机架的空间大小

u 缩短系统开发时间

u 降低系统的保有成本