本技术文档能够在无需板级 IBIS 或 SPICE 仿真的情况下,帮助设计者获得更精确的 I/O 时序数据。 直到最近,Xilinx 才把输出列入集总容性负载中。 然而,由于上升和下降时间迫使将板互联被视为传输线路,所以集总容性负载就不再合适了(了解更多详情,请参见 TechXclusives 技术文档)。
wp217.pdf
打赏帖 | |
---|---|
【Zephyr】使用Zephyr外设初始化过程解析被打赏30分 | |
【S32K146】S32DS watchdog 配置使用被打赏20分 | |
【Zephyr】使用 IAR 调试 Zephyr 镜像被打赏20分 | |
赚取电动螺丝刀+电源电路理论知识分享1被打赏5分 | |
我想要一部加热台+分享常见运算放大器电路的应用被打赏5分 | |
【Zephyr】MCXN947 Zephyr 开发入门适配shell被打赏20分 | |
我想要一部加热台+常见的MOS管驱动电路被打赏5分 | |
【我要开发板】6.联合MATLAB记录数据被打赏50分 | |
【换取手持数字示波器】MicrochipMPLABHarmony框架下串口调试printf输出记录被打赏29分 | |
【瑞萨RA2E1开发板】:使用ADC功能实现位移传感器采集方案被打赏20分 |