网站首页
电子产品世界 » 论坛首页 » Xilinx

Xilinx  -  输出

全部| 精华| 求助| 下载
共16条 1/1 1 跳转至页
KC705如何驱动ADV7511输出1080P
1373706347|浏览：730|回复：1| 蒋洪涛 2024-02-20 07:16:25
zynq的FCLK_clk0无输出，请问是什么原因？ 【Zynq】
maxwell1015|浏览：3680|回复：0| maxwell1015 2017-12-22 14:09:55
大神们，我在仿真FFT核，输出一直为高阻，大神们能解释下吗
站的高尿的远|浏览：2070|回复：1| lianggui5 2015-04-10 14:49:18
有人用过xilinx 的FIR的IP核么，为什么我的输入信号的采样频率是25K，但是输出信号的采样频率却不是25K呢？
simonmao8385|浏览：1847|回复：0| simonmao8385 2014-10-20 09:28:54
我在PL部分用ps输出的时钟，请问这个怎么打开?
西门|浏览：1429|回复：0| 西门 2014-09-22 16:30:30
输入说Double类型，输出变成Illegal，这个问题，怎么解决 ？
ewring|浏览：1241|回复：0| ewring 2014-09-22 09:39:51
为什么我的移位寄存器的输出没有延时，和输入时序一样呢？而且复位后怎么让移位寄存器的值置零呢？
似水年华|浏览：1770|回复：2| jackwang 2014-07-09 09:19:46
vivado自带的终端的不能打印输出信息
站的高尿的远|浏览：1530|回复：0| 站的高尿的远 2014-07-02 15:17:09
AD输出的差分时钟接入ISE中的DCM作为全局时钟可行吗
站的高尿的远|浏览：1812|回复：0| 站的高尿的远 2014-06-06 21:55:17
Xilinx FIR输出数据截位的疑问
HisonicRisen|浏览：8606|回复：4| zbtian 2013-09-27 16:01:08
无需板仿真即可估计实际的输出时序
Rancho|浏览：1443|回复：0| Rancho 2012-06-19 10:12:14
无需板仿真即可估计实际的输出时序
Rancho|浏览：1576|回复：0| Rancho 2012-05-13 09:50:54
无需板仿真即可估计实际的输出时序
Rancho|浏览：1154|回复：0| Rancho 2012-05-07 18:42:14
VGA显示系统设计
zhaobingpo|浏览：5504|回复：4| hust2010 2011-10-02 11:57:01
关于XILINX的FIR的IP核输出的位数截取问题！！！！！
tanyushuang727|浏览：10507|回复：3| yanglvfeng 2011-08-30 14:25:07
FPGA晶振输出波形问题
linuxp|浏览：6447|回复：5| ernesto1209 2011-07-29 21:54:58
全部|精华
共16条 1/1 1 跳转至页