关于同步设计
夏宇闻《Verilog 数字系统设计教程》第2版P16页讲到，同步时序逻辑是指表示状态的寄存器的值只可能在唯一确定的触发条件 发生时刻改变........always @(posedge clock)就是一个同步时序逻辑的触发条件.........而异步逻辑是指触发条件由多个控制因素组成......用一个触发器的输出连接到另一个触发器的时钟端去触发的就是异步时序逻辑
对于这段话我不能透彻的理解，到底什么是同步时序逻辑设计呢？
1、整个系统设计里只有一个时钟？
2、一个module里只有一个时钟？
3、一个always块的敏感事件列表只有边沿时钟，而不带有异步复位信号等
抑或是其他
到底该怎么理解呢，菜鸟真心求教
共5条
1/1 1 跳转至页
3楼
异步和同步最主要的区别方法是要看每个寄存器是否全接到同一个时钟上了，如果有一个没有，那么这就是异步的，否则就是同步的。你在看verilog之前一定要学好数电。
4楼
同步时序就是两边时钟一致，如果是用两个时钟源的话其间也需要同步，或者一个时钟源。
异步就是可以用两套时钟。不必严格同步也可正常收发
异步就是可以用两套时钟。不必严格同步也可正常收发
共5条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 【有奖活动】分享技术经验，兑换京东卡 | |
| 话不多说，快进群！ | |
| 请大声喊出：我要开发板！ | |
| 【有奖活动】EEPW网站征稿正在进行时，欢迎踊跃投稿啦 | |
| 奖！发布技术笔记，技术评测贴换取您心仪的礼品 | |
| 打赏了！打赏了！打赏了！ | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂