共阳数码管,说白了也是延时和IO反转。
只不过在VerilogHDL里边,用到了不少新东西。比如assign语句和case语句。
这个例子,在编译的时候有个警告信息:
Warning (13024): Output pins are stuck at VCC or GND
就是说,输出引脚连到了VCC或者连到了GND。不知道为什么会有这种警告?引脚分配应该没问题的。照着原理图分配引脚的。
为什么会有这样的警告?
警告信息和引脚分配见下图:


这几个警告没问题的,警告的意思是有引脚一直处于高电平或是低电平。在该设计中,若要数码管静态显示,则位选信号要置低。
打赏帖 | |
---|---|
【OZONE】使用方法总结被打赏20分 | |
【S32K314】芯片启动流程分析被打赏20分 | |
【LP-MSPM0L1306】适配 RT-Thread Nano被打赏20分 | |
今天的咸鱼也是曾经鱼跃龙门的天纵之才,中流击水,浪遏飞舟,粪土当年万户侯,数风流人物,还看今朝,被打赏5分 | |
分享一种检测按键状态的方法被打赏20分 | |
周末总结一下,STM32C0系列的开发经验被打赏50分 | |
【换取手持数字示波器】MicrochipMPLABHarmony框架下定时器配置被打赏20分 | |
【换取手持数字示波器】MicrochipMPLABHarmony框架下PWM配置被打赏20分 | |
【Cortex-M】Systick Timer使用被打赏10分 | |
分享汽车防盗系统的组成与分类(一)被打赏5分 |