按照51FPGA提供的12864的例子,生成rom.hex文件。
在使用时候会报几个warning:
Warning (113015): Width of data items in "rom6464.hex" is greater than the memory width. Wrapping data items to subsequent addresses. Found 16 warnings, reporting 10
Warning (113009): Data at line (1) of memory initialization file "rom6464.hex" is too wide to fit in one memory word. Wrapping data to subsequent addresses.
意思是rom.hex文件内的数据太宽了,不能用。
我的ROM是64位X64的。应该指的就是这个问题了。
我想搞明白这个ROM,不论多宽的位,数据是怎样初始化的?还有别的方法吗?
我的环境是QII12。
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |