网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » 不参加活动的来打个酱油 缓慢更新 适合本次DIY原理图的代码VHDL&Veril

共38条 2/4 ‹ 1 2 3 4 › 跳转至页
jlhgold
工程师
2013-05-19 20:09:28     打赏
11楼
每个人的都不一样 反正我这也算整理 也不是原创 无所谓

评论
啸风
专家
2013-05-19 20:14:15     打赏
12楼
您整理一下您的PCB资料    也去PCB版块发几个贴    欢迎！！欢迎！！！

评论
jlhgold
工程师
2013-05-19 20:20:43     打赏
13楼

我没有完整的PCB 个人不喜欢用这种学习版的 呵呵 都是核心板+飞线 除非是高频高速信号 那种我一般会直接用连接器接驳


评论
jackwang
院士
2013-05-19 20:33:56     打赏
14楼
版主估计要想办法弄点特别的了

评论
jlhgold
工程师
2013-05-19 20:39:38     打赏
15楼
另外我现在一般用的cadence 发到那里去也不合适 呵呵

评论
啸风
专家
2013-05-19 20:54:56     打赏
16楼
发过去没事的啊    

评论
jlhgold
工程师
2013-05-19 21:01:06     打赏
17楼

公司的东西 不方便发 呵呵 我自己已经很少画板子测试呢 一般都买个demo这种 飞线或者搭棚测一下的


评论
51FPGA
高工
2013-05-19 21:51:26     打赏
18楼
干得好，整理的不错，省我的事了，谢谢！

评论
jlhgold
工程师
2013-05-20 22:17:21     打赏
19楼

今天累了 小更新一个

范例4:按键灯亮
编译环境:QII 9.1sp1
包含:
1、verilog工程
2、VHDL工程

注：
以下例程使用50Mhz的有源晶振，如与实际不符，请自行修改代码

兼容芯创工作室的cpld板
淘宝店铺：http://51fpga.taobao.com/
官方论坛：http://forum.eepw.com.cn/forum/354/1


工程包：

2.1 key_led_eepw_cplddiy.rar


评论
jlhgold
工程师
2013-05-20 22:17:58     打赏
20楼
今天网络好差 无法上传 不更新了先

评论
共38条 2/4 ‹ 1 2 3 4 › 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]