网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 关于速度和面积

共14条 1/2 1 2 › 跳转至页

关于速度和面积

寒月迷亭
菜鸟
2013-10-16 08:57:35     打赏

看一篇FPGA的练习的文章，其中作了一个比较，用cycloneII自带的乘法器，和用LE做了一个乘法器，前者没有消耗LE，后者消耗了108个LE。城发起的设置是一样的，都是三级流水。

自带的乘法器跑到260MHz，用LE做的乘法器就跑到340MHz，所以体现了“速度与面积”不可兼得的关系。

请教方家，如何知道一个设计可以跑到多少多少MHz？这个数值有何意义？比如，确定我们自己最终的设计的工作频率，比这个值小，留出一定裕量？

用自带的乘法器，面积小了，速度就慢，是如何慢的？是不是并非消耗了更多的时钟数，而是在一个时钟里逻辑更复杂，延时长，所以使时钟变慢了？

回复
收藏
0

machinnneee
专家
2013-10-16 09:06:21     打赏
2楼
这莫非就是传说中的空间和效率的竞争？

评论
寒月迷亭
菜鸟
2013-10-16 18:45:29     打赏
3楼
这个图，如何看到，有何意义？在那个软件里？

评论
winthony
工程师
2013-10-17 09:53:14     打赏
4楼

这是软件自己出的报告，quartus报告里面就有，软件自动生成的

 


评论
寒月迷亭
菜鸟
2013-10-17 16:43:22     打赏
5楼

谢谢，我的学习还没有到这一步。我就觉得应在那两个常用软件的某个地方。

昨天我看特权同学的****的书，又有一点收益。

师傅领进门的时候，都没有提时序的问题，实际上是因为不会遇到时序的问题，因为做实验的组合逻辑与时序逻辑都非常简单。

如果要把器件的速度的潜力充分发挥，就要设计时序分析了。

其实所谓哪种乘法器跑到多少MHz，也就是软件认为的，在时序上不留余量的情况下能跑多快，我们确定时钟的时候比它慢一点儿就可以了。


评论
寒月迷亭
菜鸟
2013-10-17 16:45:06     打赏
6楼
我写“深 入 浅 出”为什么自动变成四个“*”号？

评论
寒月迷亭
菜鸟
2013-10-17 16:49:00     打赏
7楼

比如3楼的图，软件认为可以跑到340MHz，我让它跑300MHz应该是可以的。

实验中设定这个乘法器市三级流水，大概是3个时钟周期完成一次乘法。

为何用三级流水，有何说法？


评论
winthony
工程师
2013-10-17 17:07:24     打赏
8楼

难道深入 浅出被屏蔽了？


评论
friends
高工
2013-10-23 22:26:45     打赏
9楼
实际应用中还是以速度为优先考虑

评论
Snake0301
高工
2013-10-23 22:40:58     打赏
10楼

速度和面积？

我听得比较多的是速度和功耗的问题。


评论
共14条 1/2 1 2 › 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]