这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » modelsim 仿真的问题

共5条 1/1 1 跳转至

modelsim 仿真的问题

菜鸟
2013-11-22 15:19:22     打赏
Warning: (vsim-3473) Component instance "I1 : inv" is not bound.
#    Time: 0 ns  Iteration: 0  Instance: /decode File: F:/eryi/eryi.vhd
# ** Warning: (vsim-3473) Component instance "I2 : inv" is not bound.
#    Time: 0 ns  Iteration: 0  Instance: /decode File: F:/eryi/eryi.vhd
# ** Warning: (vsim-3473) Component instance "A1 : and3" is not bound.
#    Time: 0 ns  Iteration: 0  Instance: /decode File: F:/eryi/eryi.vhd
# ** Warning: (vsim-3473) Component instance "A2 : and3" is not bound.
#    Time: 0 ns  Iteration: 0  Instance: /decode File: F:/eryi/eryi.vhd
# ** Warning: (vsim-3473) Component instance "A3 : and3" is not bound.
#    Time: 0 ns  Iteration: 0  Instance: /decode File: F:/eryi/eryi.vhd
# ** Warning: (vsim-3473) Component instance "A4 : and3" is not bound.
#    Time: 0 ns  Iteration: 0  Instance: /decode File: F:/eryi/eryi.vhd
我把顶层文件还有各个子模块都放在了一个工程下,对顶层文件仿真时就会出现这个问题,添加信号以后没有输出。求指导!谢谢!



关键词: modelsim     not bound    

院士
2013-11-22 16:28:20     打赏
2楼

友情帮顶吧~~

这个暂时还没有遇到 


菜鸟
2013-11-28 16:46:41     打赏
3楼

找到了,这个是由于底层文件的端口内容在顶层文件里的顺序以及形式不同引起的,谢谢啦。


院士
2013-11-28 17:28:28     打赏
4楼

解决问题就好!

分享解决问题的经验非常赞成。

奉上10个积分,以资鼓励~~


菜鸟
2013-12-02 18:37:04     打赏
5楼

谢谢啦。


共5条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]