网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » VerilogHDL语言相对连线硬件图的优势有哪些？

共5条 1/1 1 跳转至页

VerilogHDL语言相对连线硬件图的优势有哪些？

dwwzl
专家
2014-04-08 20:49:51     打赏
VerilogHDL语言相对连线硬件图的优势有哪些？
回复
收藏
0

51FPGA
高工
2014-04-08 21:08:02     打赏
2楼
这个在这节课里面有介绍哦，看样子你没好好听讲哦，verilog的优势在于利于模块的划分与重用，可移植性好，通用性好，设计不因芯片工艺和结构的变化而变化，更利于ASIC 移植。

评论
czzsj
菜鸟
2014-04-11 10:12:02     打赏
3楼
语言可移植性好。如果是原理图设计的话，换个器件，原理图有可能需要全部重画。

评论
xqh518
院士
2014-04-13 21:45:43     打赏
4楼
学习了。

评论
liil1992
菜鸟
2014-05-10 16:47:51     打赏
5楼
个人觉得程序的话 移植有章可循 ，原理图 有错也不好改

评论
共5条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]