Verilog HDL如何排除错误？-电子产品世界论坛

共3条 1/1 1 跳转至页

Verilog HDL如何排除错误？

专家

2014-04-08 20:58:29 打赏

Verilog HDL如何排除错误？

工程师

2014-04-08 21:03:48 打赏

2楼

编译有错，就是错误么，最重要的是优化

高工

2014-04-08 21:11:15 打赏

3楼

楼上已经回答了哦。FPGA开发软件为你检查语法错误，优化电路还需要你自己去考虑。

共3条 1/1 1 跳转至页

打赏帖
与电子爱好者谈读图二被打赏50分
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分
【FRDM-MCXN947评测】双核调试被打赏50分
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分
【CPKcorRA8D1评测】--搭建初始环境被打赏50分
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分
【FRDM-MCXN947评测】核间通信MUTEX被打赏50分