VGA图片显示作业(伟人头像展示)
显示控制信号产生部分。
/****************************************************************************** *Engineer: superdian *Create Date: 2014/11/26 *Design Name: *Module Name: vgaV *Project Name: *Target Devices: EP3CE5E144C8 *Tool versions: *Dependencies: * *Revision: *Revision 0.01 - File Created *Additional Comments: ******************************************************************************/ module vgaV (clk, hs, vs, r, g, b, rgbin, DOUT);//VGA input clk; input[2:0] rgbin; //ROM的RGB数据输入 output hs,vs; //行同步信号,厂同步信号 output r,g,b ; //RGB信号输出 output[15:0] DOUT; //ROM地址输出 reg[9:0] hcnt, vcnt; reg r,g,b; reg hs,vs; assign DOUT = {vcnt[7:0]-8'd100, hcnt[7:0]-8'd200} ;//图像在指点像素点开始显示,保证图像显示完全。图片分辨率256*256 always @(posedge clk) //行扫描计数器 begin if (hcnt<800) hcnt<=hcnt+1 ; else hcnt<={10'b0} ; end always @(posedge clk) //厂扫描计数器 begin if (hcnt==640+8) begin if (vcnt<525) vcnt<=vcnt+1 ; else vcnt<={10'b0} ; end end always @(posedge clk) //行同步 begin if ((hcnt>=656) & (hcnt<752)) hs<=1'b0 ; else hs<=1'b1 ; end always @(vcnt) //场同步 begin if ((vcnt>=490) & (vcnt<492)) vs<=1'b0 ; else vs<=1'b1 ; end always @(posedge clk) //显示的内容 begin if (hcnt<640 & vcnt<480) if(((hcnt>200)&(hcnt<455))&((vcnt >100)&(vcnt <355)))//指定范围内显示ROM数据 begin r<=rgbin[2] ; g<=rgbin[1] ; b<=rgbin[0] ; end else begin r<=1'b1 ; g<=1'b0 ; b<=1'b0 ; //未在指定范围内,显示红色 end else begin r<=1'b0 ; g<=1'b0 ; b<=1'b0 ; end end endmodule
顶层。
/****************************************************************************** *Engineer: superdian *Create Date: 2014/11/26 *Design Name: *Module Name: VGAimg *Project Name: *Target Devices: EP3CE5E144C8 *Tool versions: *Dependencies: * *Revision: *Revision 0.01 - File Created *Additional Comments: ******************************************************************************/ module VGAimg(CLK,HS,VS,R,G,B); input CLK; output HS,VS,R,G,B; wire [2:0] RGBIN; wire [15:0] ADDRESSIN; wire CCLK; clk_pll clk_pll ( //倍频到25MHZ .inclk0(CLK), .c0(CCLK) ); imgROM imgROM ( .address(ADDRESSIN), .clock(CCLK), .q(RGBIN) ); vgaV vgaV( .clk(CCLK), .hs(HS), .vs(VS), .r(R), .g(G), .b(B), .rgbin(RGBIN), .DOUT(ADDRESSIN) ); endmodule
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 | |
【分享评测,赢取加热台】使用8051单片机驱动WS2812被打赏40分 |