这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 使用2407的捕捉模块测周期

共1条 1/1 1 跳转至

使用2407的捕捉模块测周期

工程师
2014-12-19 20:44:10     打赏

1.硬件方面:选择管脚,QEP3/CAP4/IOPE7:88脚.   QEP4/CAP5/IOPF0:  81脚


2.EVB中断,捕获单元4,5的中断使能打开,以及中断标志寄存器。EVBIFRB,EVBMRA。


3.CAPONB设置,检测上升沿还是下降沿

4.SCSR2第6位,Input Qualifier Clocks.

0 The input-qualifier circuitry blocks glitches up to 5 clock cycles long
1 The input-qualifier circuitry blocks glitches up to 11 clock cycles
long

5.


共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]