EEPW论坛

  学习FPGA，最关键的是学什么？有读者学了大半年时间的FPGA，学了串口就只懂串口的设计，学了SPI就只懂SPI接口的设计。每个接口、每个功能，都只是学一个懂一个。换个功能需求，或者对接口做一个小小的改动，就无从下手了。

  设计代码，从来都只是模仿，或者不断地调试修改，凑代码。设计出的代码也没有任何规律，相同的功能，今天设计和明天设计都不一样。这就如学功夫，今天学下少林，明天学下武当，后天又学下华山，在这样的情况下，能成长为高手，那就奇怪了。

  FPGA设计应该有一套通用的设计方法。该方法能够应付所有的功能设计，无论功能怎么变，都可以用该方法来套用。明德扬发明的这套方法就是至简设计法。

至简设计法从宏观上，适应所有的功能设计需求。例如，无论是什么功能，我们都先将其转化成需求波形。然后在此基础上设计模块架构；在模块架构基础上设计信号。这步骤都是通用的、是固化的。

  至简设计法在微观上，则制定得实用的规范。详细到，要不要添加信号；怎么添加信号；添加信号的名字规范等，我们都做了详细的规定。

下面我们用4个经典例子，讲述了至简设计法的使用技巧。其他复杂功能，无论怎么变，都是这4个经典案例的变种。读者只需要强化、巩固技巧，多训练，多应用，逐步成长为高手。

至简设计法经典案例1

module my_ex1(

     clk      ,

     rst_n    ,

     en       ,

     dout      

);

input    clk     ;

input    rst_n   ;

input    en      ;

output   dout    ;

reg [ 3:0]  cnt     ;

wire        add_cnt ;

wire        end_cnt ;

reg         dout    ;

always @(posedge clk or negedge rst_n)begin

    if(!rst_n)begin

        cnt <= 0;

    end

    else if(add_cnt)begin

        if(end_cnt)

            cnt <= 0;

        else

            cnt <= cnt + 1;

    end

end

assign add_cnt = (dout==1);      

assign end_cnt = add_cnt && cnt==10 -1 ;  

always  @(posedge clk or negedge rst_n)begin

    if(rst_n==1'b0)begin

        dout <= 0;

    end

    else if(en==1)begin

        dout <= 1;

    end

    else if(add_cnt && cnt==10-1)begin

        dout <= 0;

    end

end

endmodule