EEPW论坛

1. Acetone 丙酮

丙酮是有机溶剂的一种，分子式为CH₃COCH₃

性质：无色，具剌激性薄荷臭味的液体

用途：在FAB内的用途，主要在于黄光室内正光阻的清洗、擦拭

毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量的丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、恶心、呕吐、目眩、意识不明等。

允许浓度：1000ppm

1. Active Area 主动区域

MOS核心区域，即源，汲，闸极区域

1. AEI蚀刻后检查

（1） AEI 即After Etching Inspection，在蚀刻制程光阻去除前和光阻去除后，分别对产品实施主检或抽样检查。

（2） AEI的目的有四：

          提高产品良率，避免不良品外流。

          达到品质的一致性和制程的重复性。

          显示制程能力的指标。 

          防止异常扩大，节省成本

（3） 通常AEI检查出来的不良品，非必要时很少做修改。因为除去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。生产成本增高，以及良率降低的缺点。

1. Al-Cu-Si 铝硅铜

金属溅镀时所使用的原料名称，通常是称为Target，其成份为0.5%铜，1%硅及98.5%铝，一般制程通常是使用99%铝 1%硅．后来为了金属电荷迁移现象(Electromigration) 故渗加0.5%铜降低金属电荷迁移

1. Alkaline Ions 碱金属雕子

如Na+，K+，破坏氧化层完整性，增加漏电密度，减小少子寿命，引起移动电荷，影响器件稳定性。其主要来源是：炉管的石英材料，制程气体及光阻等不纯物。

1. Alloy 合金

半导体制程在蚀刻出金属连线后，必须加强Al与SiO2间interface的紧密度，故进行Alloy步骤，以450℃作用30min，增加Al与Si的紧密程度，防止Al层的剥落及减少欧姆接触的电阻值，使R_C的值尽量减少。

1. Aluminum 铝

一种金属元素，质地坚韧而轻，有延展性，容易导电。普遍用于半导体器件间的金属连线，但因其易引起spike及Electromigration，故实际中会在其中加入适量的Cu或Si

1. Anneal 回火

又称退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。

1. 
   

1. 激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用。

2. 消除损伤：离子植入后回火是为了修复因高能加速的离子直接打入芯片而产生的损毁区（进入底材中的离子行进中将硅原子撞离原来的晶格位置，致使晶体的特性改变）。而这种损毁区，经过回火的热处理后即可复原。这种热处理的回火功能可利用其温度、时间差异来控制全部或局部的活化植入离子的功能

3. 氧化制程中的回火主要是为了降低界面态电荷，降低SiO2的晶格结构

退火方式：

1. 
   

• 炉退火

• 快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等)

• 
  

2.  Angstrom 埃(Å)

      是一个长度单位，1Å=10^-10米,其大小为1公尺的佰亿分之一，约人的头发宽度的伍拾万分之一。此单位常用于IC制程上，表示膜层(如SiO₂，POLY，SIN‥)厚度时用

1. Argon 氩气  

2. Arc Chamber 弧光反应室

      弧光反应室,事实上就是一个直流式的电浆产生器。因为所操作的电流－对－电压的区域是在弧光电浆内。

1. APM( Ammonia , hydrogen-Peroxide Mixing )

     又称 SC-1 ( Standard Cleaning solution - 1 )主要化学试剂是NH4OH/H2O2/D.I .water,常用比率为1：1：6。能有效去处除无机颗粒，有机沉淀及若干金属玷污，去除颗粒能力随NH4OH增加而增加。

1. Backing Pump 辅抽泵

     在高真空系统中，要想很快建立我们所需的高真空，单纯靠高真空泵是不行的（因高真空泵启动时系统必须已经在低真空条件下），所以我们在系统中加入一个辅抽泵（如油泵）,先对系统建立初真空，再由高真空泵对系统建立高真空。

1. Bake, Soft bake, Hard bake烘培、软烤、预烤

烘烤（Bake）:在集成电路芯片的制造过程中，将芯片置于稍高温  (60ºC~250ºC)的烘箱或热板上均可谓之烘烤。随其目的不同，可区分为软烤(Soft bake)与预烤(Hard bake)。

软烤(Soft bake) :其使用时机是在上完光阻后，主要目的是为了将光阻中的溶剂蒸发去除，并且可增加光阻与芯片的附着力。

预烤(Hard bake):又称为蚀刻前烘烤(pre-etch bake)，主要目的为去除水气，增加光阻附着性，尤其在湿蚀刻(wet etching)更为重要，预烤不完全常会造成过蚀刻。

1. Barrier Layer 阻障层 

      为了防止铝合金与硅的的接触界面发生尖峰（spiking）现象，并降低彼此的接触电阻，在铝合金与硅之间加入一层称为阻障层的导体材料，常见的有Ti/TiN及TiW。

1. BB ：Bird's Beak 鸟嘴

     在用Si3N4作为掩膜制作field oxide时，在Si3N4覆盖区的边缘，由于氧或水气会透过Pad Oxide Layer扩散至Si-Substrate表面而形成SiO2，因此Si3N4边缘向内会产生一个鸟嘴状的氧化层，即所谓的Bird's Beak。其大小与坡度可由改变Si3N4与Pad Oxide的厚度比及Field Oxidation的温度与厚度来控制

1.  Boat 晶舟

        Boat原意是单木舟。在半导体IC制造过程中，常需要用一种工具作芯片传送及加工，这种承载芯片的工具，我们称之为Boat。一般Boat有两种材质，一是石英（Quartz），另一碳化硅（SiC）。SiC Boat用在温度较高(Drive in)及LPSiN的场合。

1. BOE(Buffer Oxide Etching

        B. O. E.是HF与NH₄F依不同比例混合而成。6:1 BOE蚀刻即表示HF: NH₄F =l:6的成份混合而成。HF为主要的蚀刻液，NH₄F则做为缓冲剂使用。利用NH₄F固定[H']的浓度，使之保持一定的蚀刻率。  

 HF会侵蚀玻璃及任何硅石的物质，对皮肤有强烈的腐蚀性，不小心被溅到，应用大量冲洗。

1. Boundary Layer 边界层

     假设流体在芯片表面流速为零，则流体在层流区及芯片表面将有一个流速梯度存在，称为边界层（Boundary Layer）

1. BPSG(boron-phosphor-silicate-glass)

      BPSG : 为硼磷硅玻璃，含有B,P元素的SiO2 , 加入B,P可以降低Flow 温度，并且P吸附一些杂质离子，流动性比较好，作为ILD的平坦化介质。

1. Breakdown Voltage 崩溃电压

1. Buffer Layer 缓冲层

     通常此层沉积于两个热膨胀系数相差较大的两层之间,缓冲两者因直接接触而产生的应力作用。我们制程最常见的缓冲层即SiO2，它用来缓冲SiN4与Si直接接触产生的应力，从而提升Si3N4对Si表面附着能力

1. C1 clean

Clean的一种制程，它包括DHF(稀释HF)---APM(NH4OH-H2O2-H2O mixed)---HPM (HCl-H2O2-H2O mixed)

1.   Burn in预烧试验

「预烧」(Burn in)为可靠性测试的一种，旨在检验出那些在使用初期即损坏的产品，而在出货前予以剔除。   

 预烧试验的作法，乃是将组件(产品)置于高温的环境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层的外来杂质离子或腐蚀性离子将容易游离而使故障模式(Failure Mode)提早显现出来，达到筛选、剔除「早期夭折」产品的目的。

  预烧试验分为「静态预烧」(Static Burn in)与「动态预烧」(Dynamic Burn in)两种，前者在试验时，只在组件上加上额定的工作电压及消耗额定的功率。而后者除此外并有仿真实际工作情况的讯号输入，故较接近实际况，也较严格。

基本上，每一批产品在出货前，皆须作百分之百的预烧试验，但由于成本及交货期等因素，有些产品就只作抽样 (部分)的预烧试验，通过后才货。另外，对于一些我们认为它品质够稳定且够水准的产品，亦可以抽样的方式进行。当然，具有高信赖度的产品，皆须通过百分之百的预烧试验

1.  Carrier Gas 载气

     用以携带一定制程反应物（液体或气体）进反应室的气体，例如用N2携带液态TEOS进炉管，N2即可称为载气。

1.   Chamber真空室，反应室

      专指一密闭的空间，而有特殊的用途、诸如抽真空，气体反应或金属溅镀等。因此常需对此空间的种种外在或内在环境加以控制；例如外在粒子数(particle)、湿度等及内在温度、压力、气逞流量、粒子数等达到最佳的反应条件。

1.  Channel 通道 ; 缝道

      当在MOS的闸极加上电压（PMOS为负，NMOS为正）。则闸极下的电子或电洞会被其电场所吸引或排斥而使闸极下的区域形成一反转层(Inversion layer)。也就是其下的半导体p-type变成N-type Si，N-type变成p-type Si，而与源极和汲极成同type ，故能导通汲极和源极。我们就称此反转层为"通道"。信道的长度"Channel Length"对MOS组件的

   参数有着极重要的影响，故我们对POLY CD的控制需要非常谨慎

1.  Channel Stop Implantation 通道阻绝植入

在集成电路中，各电晶体彼此间则以场氧化层（FOX）加以隔离的，因为场氧化层上方常有金属导线通过，为了防止金属层，场氧化层，底材硅产生类似 NMOS 的电容效应，场氧化层下方的区域常掺有掺质浓度很高的P型层，以防止类似 NMOS 的反转层在场氧化层下发生，而破坏电晶体间的隔离。这层P型层通常称为“Channel Stop”,这层掺质是以离子植入（Implantation）的方式完成的，所以称为 通道阻绝植入。

1.  Chemical Mechanical Polishing 化学机械研磨法

      随着用以隔离之用的场氧化层（FOX）,CMOS电晶体，金属层及介电层等构成IC的各个结构在芯片上建立之后，芯片的表面也将随之变得上下凸凹不平坦，致使后续制程变得更加困难。而传统半导体制程用以执行芯片表面平坦化的技术，以介电层SiO2的平坦为例，计有高温热流法、各种回蚀技术及旋涂式玻璃法。当VLSI的制程推进到0.35以下后，以上这些技术已不能满足制程需求，故而也就产生了CMP制程。所谓CPM就是利用在表面布满研磨颗粒的研磨垫（polishing pad），对凸凹不平的晶体表面，藉由化学助剂（reagent）的辅助，以化学反应和机械式研磨等双重的加工动作，来进行其表面平坦化的处理。

1.  Charge Trapping 电荷陷入

       无特定分布位置，主要是因为MOS操作时产生的电子或电洞被氧化层内的杂质或不饱和键所捕陷造成。可以通过适当的回火来降低其浓度。

1.   Chemical Vapor Deposition 化学气相沉积

      参与反应的气体从反应器的主气流里藉着反应气体在主气流及芯片表面的浓度差，以扩散的方式经过边界层传递到芯片的表面。反应物在表面相会后藉着芯片表面提供的能量，沉积反应发生。反应完成后，反应的副产物及未参与反应的反应气体从芯片表面吸解并进入边界层，最后进入主气流并被抽气装置抽离

1.   Chip, Die晶粒

一片芯片(OR晶圆，即Wafer)上有许多相同的方形小单位，这些小单位即称为晶粒。同一芯片上的每个晶粒都是相同的构造，具有相同的功能，每个晶粒经包装后，可制成一颗颗我们日常生活中常见的IC，故每一芯片所能制造出的IC数量是很可观的。同样地，如果因制造的疏忽而产生的缺点，往住就会波及成百成千个产品。

1.  Clean Room 洁净室

      又称无尘室。半导体加工的环境是高净化空间，恒温恒湿，对微粒要求非常高。常用class表示等级（class 1即一立方米直径大于0.5微米的微粒只有一颗）。

1.  CMOS （Complementary Metal Oxide Semiconductor 互补式金氧半导体）

1.  CDA（Compressed Dry Air ）压缩干燥空气

通常指压力在60到110psi之间的空气，作为控气动阀的领气阀的气体源。

1.  Compressive Stress 挤压应力     

2.   Compressor 压缩机

将空气压缩形成高压气体的设备。

1.   Contaminant 污染物

2.   Constant-Surface-Concentration Diffusion恒定源: 

通常杂质在半导体高温扩散有两种方式:

Constant-Surface-Concentration Diffusion(恒定源扩散):

The vapor source maintains a constant level of surface concentration during the entire Diffusion period (like POCl3 dope) 这个扩散模式，是假设离子在界面上所具备的浓度，并不随扩散的进行而改变。且一直为一个定值所建立。换句话说，不管离子的扩散持续多久，离子在界面上的浓度将维持在一个定值下。

Constant-Total-Dopant Diffusion(限定源扩散):

 A fixed amount of dopant is deposited into the semiconductor surface in thin layer ,and the dopant subsequently diffuse into the semiconductor (like ion implantation, drive in)

1.   Crack 龟裂  ( 或裂痕 )

2.   CROSS Section横截面

IC的制造，基本上是由一层一层的图案堆积上去，而为了了解堆积图案的结构，以改善制程，或解决制程问题，以电子显微镜(SEM)来观察，而切割横截面，观察横截面的方式，是其中较为普遍的一种。

1.   Cryogenic Pump 低温泵

将一个表面温度降到极低，甚至结近绝对零度时，与这个表面相接触的气体分子，将会产生相变化，而凝结在低温表面上，称为低温凝结。还有一些气体虽然不能凝结，但与低温表面接触后，将因为表面与分子间的凡得瓦力（Van der Waals Force）而吸附在低温表面上，且活动性大减，称为低温吸附，Cryogenic Pump 就是利用低温凝结和低温吸附的原理，将气体分子从容器里排出，以达到降低容器压力的目的。

 Cryo pump原理:是利用吸附原理而工作： Cryo pump为高真空pump，应该和低真空pump配合使用，工作前真空度应该达到10-2mbar,否则无法工作。当吸附气体饱和后，要做regen,即将高温N2通入使凝结的气体释放而排出pump。入口处挡片吸附水泡，里面的特殊气体吸附（成液态状）

1.   Curing 固化

当以SOG 来做介电层和平坦化的技术时，由于SOG 是一种由溶剂与含有介电材质的材料，

经混合而形成的一种液态介电材料，以旋涂（Spin-on Coating）的方式涂布在芯片的表面，

必须经过热处理来趋离SOG本身所含的溶剂，称之为Curing.

1.   Cycle Time生产周期时间

       指原料由投入生产线到产品于生产线产出所须的生产/制造时间。在TI-Acer，生产周期时尚

两种解释 : 一为"芯片产出周期时间"（wafer-out time）；一为"制程周期时间" (Process cycle time)

"芯片产出周期时间"乃指单一批号的芯片由投入到产出所须的生产/制造时间。  

"制程周期时间"则指所有芯片于单一工站平均生产/制造时间的总和，亦即每一工站均有一平均生产/制造时间，而各工站  (从头至尾)平均生产/制造的加总即为该制程的制程周期时间。目前TI-Acer Line Report的生产周期时间乃探用"制程周期时间"。 

         一般而言，生产周期时间可以下列公式概略推算之：

                         在制品（WIP）

生产周期时间＝

产能（Throughout）

1.   CV Shift: 

利用量测MOS电晶体在不同条件下的电容－电压关系曲线，来评估MOS氧化层品质的一种技术。一般要求CV Shift<0.1V

C—V shift：加电压量电容

不断加电压在 30℃时量取一条C—V曲线，然升温至250℃再降到30℃时再量取一条C—V曲线，发现两条C—V曲线并不会完全重合，只有当C-V shift小于0.1V方符合标准。

1.   DC Magnetron Sputter 磁控DC溅镀机

为了使离子在往金属靶表面移动时获得足够的能量，除了提高极板间的电压外，还必须使离子在阴极暗区内所遭受的碰撞次数降低，就必须降低溅渡的压力，越低越好，以增长离子的平均自由径。这样一来，单位体积内的气体分子数降低，使得电浆里的离子浓度也降低，导致溅渡薄膜的沉积速率变慢。

1.   DC Plasma 直流电浆

电浆是人类近代物化史上重大的发现之一，指的是一个遭受部分离子化的气体，气体里面的组成有各种带电荷的电子，离子，及不带电的分子和原子团等。电浆产生器的两金属极板上加上直流电压而产生的电浆我们称为直流电浆。

1.   DC Sputtering 直流溅镀法

脱离电浆的带正电荷离子，在暗区的电场的加速下，将获得极高的能量，当离子与阴电极产生轰击之后，基于能量传递的原理，离子轰击除了会产生二次电子以外，还会把电极表

面的原子给“打击”出来，称为sputtering. 电极板加直流电压称为DC Sputtering.

1. 先决条件
   两个极板必须是导体,以避免带电荷粒子在电极板表面的累积。

2. 阴极为导电材料，称为靶（Target）

1.   DCS

     SiH₂Cl₂

1.   Defect Density缺点密度

         "缺点密度"系指芯片单位面积上(如每平方公分，每平方英寸等)有多少 "缺点数"之意，此缺点数一般可分两大类：A.可视性缺点　B不可视性缺点。前者可藉由一般光学显微镜检查出来(如桥接、断线)后者则须藉助较精密电子仪器检验(如晶格缺陷)由于芯片制造过程甚为复杂漫长，芯片上缺点数愈少，产品良率品质必然愈佳，故"缺点密度"常被用来当做一个工厂制造的产品品质好坏的指标。

1.   Densify密化

CVD沈积后由于所沈积的薄膜(Thin Film)的密度很低，故以高温步骤使薄膜中的分子重新结合以提高其密度，此种高温步骤即称为密化。密化通常以炉管在800℃以上的温度完成，但也可在RTP(Rapid Thermal Process) (快速升降温机台)完成。

1.   空乏型Depletion MOS：

操作性质与增强型MOS相反，它的通道不须要任何闸极的加压（V_g）便已存在，而必须在适当的V_g下才消失。

1.   Deposition Rate 沉积速率

     表示薄膜成长快慢的参数。一般单位Å/min

1.   Depth of Well 井深

  顾名思义即阱的深度。通过离子植入法植入杂质如磷离子或硼离子，然后通过Drive in将离子往下推所达到的深度。

1.   Design Rule设计规范

       由于半导体制程技术，系一门专业、精致又复杂的技术，容易受到不同制造设备制程方法( RECIPE )的影响，故在考虑各项产品如何从事制造技术完善、成功地制造出来时，须有一套规范来做有关技术上的规定，此即"Design Rule"，其系依照各种不同产品的需求、规格，制造设备及制程方法、制程能力，各项相关电性参数规格等考虑，订正了如：

• 各制程层次、线路之间距离、线宽等的规格。 

• 各制程层次厚度、深度等的规格。

• 各项电性参数等的规格。  

等规格，以供产品设计者及制程技术工程师等人遵循、参考

1.   DHF

Dilute HF，一般用来去除native oxide，稀释的HF( Dilute HF) HF：H₂O=1:50

1.   Die 晶粒

       一片芯片(OR晶圆，即Wafer)上有许多相同的方形小单位，这些小单位即称为晶粒。

    同一芯片上的每个晶粒都是相同的构造，具有相同的功能，每个晶粒经包装后，可制成一颗颗我们日常生活中常见的IC，故每一芯片所能制造出的IC数量是很可观的。同样地，如果因制造的疏忽而产生的缺点，往住就会波及成百成千个产品。

1.   Dielectric 介电材料

      介于导电材料之间的绝缘材料。我们常用的介电材料有SiO₂,Si₃N_4，我们需要的介电材料要求：1.良好的stepcoverage ，2.低介电常数， 3.高崩溃电压，4.低应力，5.平坦性好。

介电材料的性质

• 良好的Step coverage、低介电常数、平坦性。

• 理想保护层的性质

• 沉积均匀、抗裂能力、低针孔密度、能抵抗水气及碱金属离子的穿透，硬度佳。

• 主要介电材质:SiO2  PSG 与 BPSG  Si3N4    

1.   Dielectric Constant 介电常数.

介电常数是表征电容性能的一重要参数，越小越好,它与导电性能成反比。

   £=Cd/S ,C=£S/d

1.   Diffusion 扩散

        在一杯很纯的水上点一滴红墨水，不久后可发现水表面颜色渐渐淡去，而水面下渐渐染红，但颜色是愈来愈淡，这即是扩散的一例。在半导体工业上常在很纯的硅芯片上以预置或离子植入的方式做扩散源(即红墨水)。因固态扩散比液体慢很多(约数亿年)，故以进炉管加高温的方式，使扩散在数小时内完成

1.   Diffusion Coefficient 扩散系数

扩散系数是描述杂质在晶体中扩散快慢的一个参数。这与扩散条件下的温度，压强，浓度成正比。

       D=D0exp(-Ea/KT)

       D0是外插至无限大温度所得的扩散系数(cm²/s)

       Ea是活化能(ev)

       在低浓度时,扩散系数对温度倒数为线性关系,而与浓度无关

1.   Diffusion Furnace 扩散炉

     在半导体工业上常在很纯的硅芯片上以预置或离子植入的方式做扩散源(即红墨水)。因固态扩散比液体慢很多(约数亿年)，故以进炉管加高温的方式，使扩散在数小时内完成。这样的炉管就叫做扩散炉。

1.   Diffusion Pump 扩散式泵

       通过加热油，油气蒸发高速喷射出去，带出气体分子，达到抽气的目的。它可以达到10^-5Torr.

1.   Dimple

       凹痕表面上轻微的下陷或凹陷。

1.   DI Water去离子水

       IC制造过程中，常需要用酸碱溶液来蚀刻，清洗芯片。这些步骤之后，又须利用水把芯片表面残留的酸碱清除。而且水的用量是相当大。 

        然而IC工业用水，并不是一般的自来水，而是自来水或地下水经过一系列的纯化而成。原来自来水或地下水中，含有大量的细菌，金属离子及Particle，经厂务的设备将之杀菌过滤和纯化后，即可把金属离子等杂质去除，所得的水即称为"去离子水"。专供IC制造的用。

1.   Donor 施体

      我们将使原本本征的半导体产生多余电子的杂质，称为施体。如掺入p的情况。

1.   Dopant 掺杂

      在原本本征的半导体里主动的植入或通过扩散的方法将其它的原子或离子掺入进去，达到改变其电性能的方法。如离子植入。

1.   Dopant Drive in 杂质的赶入

     我们离子植入后，一般植入的离子分布达不到我们的要求，我们通过进炉管加高温的方式将离子进行扩散，以达到我们对离子分布的要求，同时对离子植入造成的缺陷进行修复。

1.   Dopant Source掺杂源

我们将通过扩散的方法进行掺杂的物资叫掺杂源，例如将Poly里掺入P的POCl₃我们将其叫

掺杂源。

1.   Doping掺入杂质

       为使组件运作，芯片必须掺以杂质，一般常用的有：

 1.预置:     

     在炉管内通以饱和的杂质蒸气，使芯片表面有一高浓度的杂质层，然后以高温使杂质驱入，扩散;或利用沉积时同时进行预置。    

2.离子植入:     

先使杂质游离，然后加速植入芯片。

1.   Dosage 剂量

      表示离子数的一个参数。

1.   DRAM, SRAM动态，静态随机存取内存

随机存取记忆器可分动态及静态两种，主要的差异在于动态随机存取内存(DRAM)，在一  段时间(一般是0.5ms~5ms）后，数据会消失，故必须在数据未消失前读取原数据再重写(refresh)，此为其最大缺点，此外速度较慢也是其缺点。而DRAM的最大好处为，其每一记忆单元(bit)只需一个Transistor(晶体管）+一个Capacitor(电容器)，故最省面积，而有最高的密度。而SRAM则有不需重写、速度快的优点，但是密度低，其每一记忆单元(bit)有两类:

1. 
   

1. 需要六个Transistor(晶体管）

2. 2﹒四个Transistor(晶体管）+两个Load resistor(负载电阻)。

由于上述它优缺点，DRAM一般皆用在PC(个人计算机)或其它不需高速且记忆容量大的记忆器，而SRAM则用于高速的中大型计算机或其它只需小记忆容量，如：监视器(Monitor)、打印机(Printer)等周控制或工业控制上。

1. 
     Drain 汲极

      通过掺杂，使其电性与底材P-Si相反的，我们将其称为汲极与源极。

1.    Drive In 驱入

        离子植入(ion implantation)虽然能较精确地选择杂质数量，但受限于离子能量，无法将杂质打入芯片较深(um级)的区域，因此需借着原子有从高浓度往低浓度扩散的性质，在相当高的温度去进行，一方面将杂质扩散到较深的区域，且使杂质原子占据硅原子位置，产生所要的电性，另外也可将植入时产生的缺陷消除。此方法称的驱入。此法不再加入半导体杂质总量，只将表面的杂质往半导体内更深入的推进。

      在驱入时，常通入一些氧气﹒因为硅氧化时，会产生一些缺陷，如空洞(Vacancy)，这些缺陷会有助于杂质原子的扩散速度。另外，由于驱入是藉原子的扩散，因此其方向性是各方均等，甚至有可能从芯片逸出(out-diffusion)，这是需要注意的

1.   Dry Oxidation 干式氧化

在通入的气体中只有氧气与载气，只有氧气与底材发生氧化反应。我们将这种氧化叫干式氧化。

        如我们的Gate-OX，这种方法生成的SiO2质量比较好，但生成速度比较慢。

1.    Dry pump

• Dry pump是最基本的真空pump,它是利用螺杆原理来工作的，它主要的特点是可以从大气压下直接开始抽气，所以可以单独使用。

• 一般真空度要求不高（E-3torr以下）如CVD及furnace仅使用dry pump即可

• 特点：Fewer moving parts

                      Higher Reliability

                      Less complexity

                      High speed

1. Dummy Wafer 挡片

      对制程起一定辅助作用的硅片，区别于产品、控片，一般对其质量要求不是很高。

1）由于炉管的两端温度不稳定，气体的流量不稳定，所以我们在Boat的两端放入不是产品

          的硅片，我们将这样的硅片叫挡片。

       2）离子植入若产品不足，则需补上非产品的硅片，即挡片

1. Electron/Hole电子/电洞

电子是构成原子的带电粒子，带有一单位的负电荷，环绕在原子核四周，形成原子。

 电洞是晶体中，在原子核间的共享电子，因受热干扰或杂质原子取代，电子离开原有的位置所遗留下来的"空缺"  因缺少一个电子，无法维持电中性， 可视为带有一单位的正电荷。

1. Electrical Breakdown 电崩溃

       当NMOS的沟道缩短，沟道接近汲极地区的载子将倍增，这些因载子倍增所产生的电子，通常吸往汲极，而增加汲极电流的大小，部分电子则足以射入闸氧化层里，而产生的电洞，将流往低材，而产生底材电流；另一部分的电洞则被源极收集，使npn现象加强，热电子的数量增加，足使更多的载子倍增，当超过闸极氧化层的承受能力时，就击穿闸氧化层，我们将这种现象叫电崩溃。

1. Electromigration电子迁移

所谓电子迁移，乃指在电流作用下的金属。此系电子的动量传给带正电的金属离子所造成的。当组件尺寸愈缩小时，相对地电流密度则愈来愈大;当此大电流经过集成电路中的薄金属层时，某些地方的金属离子会堆积起来，而某些地方则有金属空缺情形，如此一来，堆积金属会使邻近的导体短路，而金属空缺则会引起断路。材料搬动主要原动力为晶界扩散。以溅镀法所沉积的Al，经过适当的Anneal之后，通常是以多晶（Poly-Crystalline）形式存在，当导电时，因为电场的影响，Al原子将沿着晶粒界面（Grain-Boundary）移动。

有些方法可增加铝膜导体对电迁移的抗力，例如:加入抗电移能力较强的金属，如Cu

1.  Ellipsometer椭圆测厚仪

EM（Electron Migration Test）电子迁移可靠度测试        将已知波长的入射光分成线性偏极或圆偏极，照射2003-7-17在待射芯片，利用所得的不同椭圆偏极光的强度讯号，以Fourier分析及 Fresnel方程式，求得待测芯片膜厚与折射率的仪器，称为椭圆测厚仪。简单的结构如下图所示:

当电流经过金属导线，使金属原子获得能量，沿区块边界(Grain Boundaries)扩散(Diffusion)，使金属线产生空洞(Void)，甚至断裂，形成失效。

AF＝[J(stress)/J(op)]ⁿ×exp[Ea/Kb(1/T(top)-1/T(stress))]其对可靠度评估可用电流密度线性模型求出：

 TF＝AF×T(stress)

1. Energy能量

        能量是物理学的专有名词。  

1. 增强型Enhance MOS：

|V_g|>|V_t|时，处于“开（ON）”的状态，且当|V_g|<|V_t|时，电晶体则在“关（OFF）”的状态。它的通道必须在闸极处于适当的电压下时才会形成。

1. EPI WAFER磊晶芯片

        磊晶系在晶体表面成长一层晶体。

1. Epitaxy 磊晶

        外延附生：一种矿物的结晶附于另一矿物结晶表面的生长，这样两种矿物的结晶基层就会有同样的构造来源

1. EPROM （Erasable-Programmable ROM）电子可程序只读存储器

     MASK ROM内所存的数据是在FAB内制造过程中便已设定好，制造完后便无法改变。就

像任天堂游戏卡内的MASK ROM，存的是金牌玛丽，就无法变成双截龙。而EPROM是在ROM内加一特殊结构叫A FAMDS，它可使ROM内的数据保存。但常紫外光照到它时，它会使ROM内的数据消失，每一个记忆单位都归零。然后工程人员再依程序的规范，用30伏左右的电压将0101…数据灌入每一记忆单位。如此就可灌电压，照紫光，重复使用，存入不同的数据。

    也就是说如果任天堂游戏卡内使用的是EPROM，那么您打腻了金牌玛丽，就把卡匣照紫光，然后灌双截龙的程序进去。卡匣就变成双截龙卡，不用去交换店交换了。

1. ESD静电破坏 Electrostatic Damage静电放电Electrostatic Discharge

自然界的物质均由原子组成，而原子又由质子、中子及电子组成，在平常状态下，物质呈中性，而在日常活动中，会使物质失去电子，或得到电子﹒此即产生一静电，得到     电子的物质为带负静电，失去电子即带正静电。静电大小会随着日常的工作环境而有所不同，如下表所示。

                      表l日常工作所产生的静电强度表

当物质产生静电后，随时会放电，若放到电子组件上，例如IC，则会将组件破坏 

而使不能正常工作，此即为静电破坏或静电放电。

防止静电破坏方法有二：

 ¬在组件设计上加上静电保护电路。

 -在工作环境上减少静电。例如工作桌的接地线，测试员的静电环，在运送上使用防静电胶套及海绵等等。

1. ETCH蚀刻

        在集成电路的制程中，常常需要将整个电路图案定义出来，其制造程序通常是先长出或盖上一层所需要的薄膜，再利用微影技术在这层薄膜上，以光阻定义出所欲制造的电路图案，再利用化学或物理方式将不需要的部份去除，此种去除步骤，便称为蚀刻(ETCH)。

一般蚀刻可分为湿式蚀刻(WET ETCH)，及干式蚀刻 (DRY ETCH) 两种。所谓湿蚀刻乃是利用化学品(通常是酸液)与所欲蚀刻的薄膜，起化学反应，产生气体或可溶性，生成物，达到图案定义的目的。而所谓干蚀刻，则是利用干蚀刻机台产生电浆将所欲蚀刻的薄膜，反应产生气体，由PUMP抽走达到图案定表的目的。

1. Evaporation 蒸镀

       将我们的蒸镀源放在坩埚里加热，当温度升高到接近蒸镀源的熔点附近。这时，原本处于固态的蒸镀源的蒸发能力将特别强，利用这些被蒸发出来的蒸镀源原子，我们在其上方不远处的芯片表面上，进行薄膜沉积。我们将这种方法叫蒸镀。

1. Exposure曝光

          其意表略同于照相机底片的感光

          在基集成电路的制造过程中，定义出精细的光阻图形为其中重要的步骤，以运用最广的5X Stepper为例，其方式为以对紫外线敏感的光阻膜作为类似照相机底片，光罩上则有我们所设计的各种图形，以特殊波长的光线(G-LINE 436NM)照射光罩后，经过缩小镜片(Reduction Lens)光罩上的图形则呈5倍缩小后，精确地定义在底片上(芯片上的光阻膜)

            经过显影后，即可将照到光(正光阻)的光阻显掉，而得到我们想要的各种精细图形，以作为蚀刻或离子植入用。

  因光阻对于某特定波长的光线特别敏感，故在黄光室中，找将一切照明用光源过滤成黄色，以避免泛白光源中含有对光阻有感光能力的波长成份在，这一点各相关人员应特别注意，否则会发生光线污染现象，而扰乱精细的光阻图形。

1. Extraction Electrode 萃取电极

1. Fab 晶圆厂

        Fabrication为"装配"或"制造"之意，与Manufacture意思一样。半导体制造程序，其步骤繁多，且制程复杂，需要有非常精密的设备和细心的作业，才能达到无缺点的品质。FAB系Fabrication的缩写，指的是"工厂"之意。我们常称FAB为"晶圆区"，例如：进去"FAB"之前须穿上防尘衣。

1. Faraday Cup 法拉第杯

是离子植入机中在植入前用来测量离子束电流的装置。

1. Field Oxide 场氧化层

       Field直译的意思是“场”。如运动场，足球场和武道场等的场都叫做Field。它的涵义就是一个有专门用途的区域。

     在IC内部结构中，有一区域是隔离电场的地方，通常介于两个MOS晶体管之间，称为场区。场区之上大部份会长一层厚的氧化层

1. Filament 灯丝

在离子植入机的离子源反应室里用来产生电子以解离气体用。通常采用钨、钽及钼等高温金属。利用直流电的加热，使灯丝表面释放出所谓“热离化电子”。

1. Filtration过滤

        用过滤器（FILTER,为一半透明膜折迭而成）将液体或气体中的杂质给过滤掉，此称为Filtration（过滤）故IC制造业对洁净度的要求是非常的严，故各种使用的液体或气体（包括大气）必须借着过滤以达到洁净的要求。

待过滤的液体及气体能经过过滤器且成功地将杂质挡下，必须借着一个pump制造压差来完成，如何选择一组恰当的过滤器及PUMP是首要的课题。

1. Fixed Oxide Charge 固定氧化层电荷

      位于离Si-SiO2接口30Å的氧化层内，通常为正电荷。与氧化条件、退火条件及硅表面方

向有关。

1. Foundry客户委托加工

        客户委托加工主要是接受客户委托，生产客户自有权利的产品，也就是客户提供光罩，由联华来生产制造，在将成品出售给客户，只收取代工费用，这种纯粹代工，不涉及销售的方式在国际间较通常的称呼就叫硅代工（Silicon Foundry）。

1.  Four Point Probe四点测针

         是量测芯片片阻值(Sheet Resistance)Rs的仪器

上图ABCD四针，A、D间通以电流I，B、C两针量取电压差(ΔV)，则   

   Rs = K．ΔV/ I ． 

    K是比例常数，和机台及针尖距离有关

1.  FTIR傅氏转换红外线光谱分析仪

FTIR乃利用红外线光谱经傅利叶转换进而分析杂质浓度的光谱分析仪器。

     己发展成熟，可 Routine应用者，计有:

          a. BPSG/PSG的含磷、含硼量预测。

          b. 芯片的含氧、含碳量预测

          c. 磊晶的厚度量测 

          发展中需进一步Setup者有:

          a. 氮化硅中氢含量预测

          b. 复晶硅中含氧量预测

          c. 光阻特性分析

          FTIR为一极便利的分析仪器，STD的建立为整个量测的重点，由于其中多利用光学原理，芯片状况( i.e.晶背处理状况)对量测结果影响至巨

1.  Gas Cabinet 气体储柜

       储存气体钢瓶的柜子，一般是处于负压状态，防止气体泄露到外部。

1.  Gate 闸极

2.  Gate Valve闸阀

         用来控制气体压力的控制装置。

通常闸阀开启愈大，气体于反应室内呈现的压力较低，反之，开启愈小，压力较高。

1.  Gate Oxide 闸极氧化层

2.  GOI （Gate Oxide Integrity）闸极氧化层完整性

半导体组件中，闸极氧化层的完整与否，关系着电容上电荷的存放能力，故需设计一适当流程，其主要目的在测闸极氧化层的崩溃电压 (breakdown voltage)、有效氧化层厚度等，以模拟闸极氧化层的品质及可信赖度，通常即以此崩溃电压值表示GOI的优劣程度

1.  Gettering 吸附

           Gate Oxide是MOSFET(金氧半场效晶体管)中，相当重要的闸极之下的氧化层。此氧化层厚度较薄，且品质要求也较严格

        "Gettering"--系于半导休制程中，由于可能受到晶格缺陷"(Crystal Defect) 或金属类杂质污染等的影响，造成组件接口之间可能有漏电流 (Junction Leakage)存在，而影响组件特性;如何将这些晶格缺陷、金属杂质摒除解决的种种技术上做法，就叫做 "Gettering"(吸附),吸附一般又可分"内部的吸附°一Intrinsic Gettering。及"外部的吸附"一Extrinsic Gettering

前者系在下线制造之前先利用特殊高温步让谋晶圆表面的「晶格缺陷或含氧量」尽量降低。

后者系利用外在方法如:晶背伤言、磷化物(POCL₃)预置ETC将晶圆表面的缺陷及杂质等尽量吸附到晶圆背面。二者均可有效改善上述问题。

1.  Grain Size颗粒大小

         直译为颗粒大小。一种晶体材料形成后，从微观的角度来看，材料都是一大堆颗粒累迭在一起而成。这些颗粒有大有小，尺寸不一。而且材料的特性也会因为颗粒大小而变化，故常要注意其大小变化

1.  GRR Study Gauge Repeatability and Reproducibility量测仪器重复性与再现

   性的研究

         将量测仪器的重复性一仪器本身的变异，再现性--操作人本身的变异，用统计的方法算出，以判断量测仪器是否符合制程参数控制的需要

1. HEPA高效率过滤器

         HEPA (High  Efficiency Particulate Air Filter) 为Clean Room内用以滤去微粒的装置，一般以玻璃纎维制成，可将0.1μm或0.3μm以上的微粒滤去99.97﹪，压力损失约   12.5mm-H₂O。层流台能保持Class 100以下的洁净度，即靠HEPA达成。目前除层流台使用  HEPA外，其它如烤箱、旋转机，为了达到控制Particle的效果﹒也都装有HEPA的设计。

1. H₂SO₄硫酸

        Sulfuric Acid 硫酸

         目前最广泛使用的工业化学品。强力腐蚀性，浓稠，油状液体，依纯度不同，由无色至暗棕色，与水以各种不同比例互溶。甚具活性。

         溶解大部份的金属。浓硫酸具氧化，脱水，磺化大部分的有机化合物，常常引起焦黑。比重1.84，沸点315℃。与水混合时，须格外小心，由于放热引起爆炸性的溅泼，永远是将酸加到水中，而非加水至酸中。不小心被溅到，用大量水冲洗。

         目前在在线，主要用于SO清洗及光阻去除

1. H3PO4磷酸

   Phosphoric Acid 磷酸

    无色无味起泡液体或透明晶形固体。依温度，浓度而定。在20℃ 50及75﹪强度为易流动液体，85﹪为似糖浆，100%酸为晶体。比重1.834，熔点42.35℃。在213﹪失去Y2H2O，形成焦磷酸。

    溶于水，乙醇，腐蚀铁及合金。对皮肤，眼睛有剌激性，不小心被溅到，可用水冲洗。

    目前磷酸用于SI3N4的去除，浓度是85﹪，沸点156℃，SI3N4 与SIO2的蚀刻比约为30:1

1. HCl氯化氢（盐酸）

   Hydrochloric Acid盐酸。

    无色或淡黄色，发烟，剌激性液体。氯化氢的水溶液。盐酸是一种强烈酸性及高腐蚀性酸。市面出售的"浓或发烟酸含有氯化氢38%，比重1.19。

    氯化氢溶解在水中有各种不同的浓度。可溶于水，酒精，苯，不可燃。用途广泛。可用于食品加工，金属的酸洗与清洁，工业酸化，一般的清洗，实验试****。

    不小心被溅到，用大量水冲洗。目前在线，主要用于RCA清洗

1.  Hillocks 小凸起

金属溅镀后为使金属与硅基(Si-Substrate) 有良好的欧姆式接触需先经融合过程。在融合过程中因铝与硅的热膨胀系数不同，(铝将会膨胀较快)，而造成部份的铝无法向外扩张只得向上膨胀造成小山丘状的“凸起物”（Hillock）

1. HNO3硝酸

        Nitric Acid硝酸

         透明，无色或微黄色，发烟，易吸湿的腐蚀性液体，能腐蚀大部份金属。其黄色是由于曝光所产生的二氧化氮，为强氧化剂，可与水混合，沸点78℃，比重1.504。

         对皮肤有腐蚀性，为强氧化剂，与有机物接触有起火危险。

  清洗炉管用。

1. Hot electron热电子：

以加强型NMOS为例，当MOS管的通道长度变短，通道内的横向电场将增加，这使通道内的电子因电场加速所获得的能量上升，尤其是在通道与漏极相接的附近，电子的能量很高。 因为这些电子的能量比其它尚处在在热平衡状态的电子要高，所以称为热电子。所以漏极附近的电子便有机会被这些热电子撞击而提升至导带，而产生许多的电子-电洞。

1. Hot Electron Effect热电子效应

       在VLSI的时代 ，Short Channel Device势在必行，而目前一般 Circuit应用上又未打算更改Supply Voltage；如此一来，Vg = Vds  = 5V情况下，将造成Impact Ionization（撞击游离化）现象发生于Drain 邻近区域。伴随而生的Electron-Hole pairs(电子电洞对)，绝大部份经由Drain (Electrons) or Sub. (Holes)导流掉。 但基于统计观点，总会有少部份Electrons（i. e. Hot-Electrons)所具Energy，足以克服Si-SiO2 的Barrier Height (能障)，而射入SiO2， 且深陷（Trap）其中。另亦有可能在Hot-Electrons射入过程中打断Si-H键结，而形成Interface Trap于Si-SiO2界面。不论遵循上述二者之任一，均将导致NMOS Performance的退化(Degradation)现象。

1.  HPM（hydrochloric acid hydrogen peroxidemixture）

HCl+H₂O₂+DI Water混合液体的简称，常用来去除移动金属离子。

1.  HF

Hydrofluoric Acid 氢氟酸，常用来去除氧化层的清洗制程。

1.  IC (Integrated Circuit )集成电路

        集成电路是一九五八年由美国的德卅仪器公司所发明的。它是将一个完整的电子电路处理在一块小小的硅芯片上，然后再以金属联机与外在引线相接，外加陶瓷或塑料包装的装置，由于它能将原本需要许多零件的电子电路集中缩小，因此被称为集成电路。它具备优于传统电子电路的三个特性：体积小、价廉、可靠。

  依照其集积化的程度可区分为小型(SSI)、中型(MSI)、大型(LSI)、超大型(VLSI)集成电路

1.  Implant离子植入

        离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定 

1. 
   

•  掺杂的均匀性好

• 温度低：小于600℃

• 可以精确控制杂质分布

• 可以注入各种各样的元素

• 横向扩展比扩散要小得多。

• 可以对化合物半导体进行掺杂

2. Inter-Layer Dielectrics 内层介电材料

简称ILD,指第一层金属层与Si底材之间的介电层，我们常用的是BPSG.

1. Impurity杂质

纯粹的硅是金刚石结构，在室温下不易导电。（如图一）。

这时如加入一些B11 或As75取代硅的位置，就会产生"电洞"或 “载子"，加以偏压后就可轻易导电。加入的东西即称为杂质。(图二，图三)。

图一　矿石结构 

   Si    Si

              |    |

       Si — Si — Si

              |

                  Si

图二　电洞

    Si    Si

            Ο    |

      Si — B¹¹ — Si

             |

            Si

图三

            Si    Si

             |    |

      Si — As⁷⁵ — Si

             | •

            Si     載子

1.  Intrinsic Stress 内应力

      材质的缺陷与施加与物体的外力，是两个构成物体受应力的主要来源，前者就称为内应(Intrinsic Stress)，后者则称为外应力（Extrinsic Stress）, Intrinsic Stress是薄膜产生龟裂的主要原因，它又分为拉伸应力（Tensile Stress）和挤压应力（Compressive Stress）两种。

1.  Ion Implanter 离子植入机

2.  Ion Source 离子源

       离子植入机中产生所要植入杂质离子的部分，主要由Arc Chamber ,Filament组成，杂质气

体或固体通入Arc Chamber，由Filament产生的电子进行解离而产生离子。

1.  IPA 异丙醇

       Isopropyl Alcohol的简称，在半导体制造中，用来作为清洗溶剂，常用来擦拭机台操

作面板等，也作为SOG等化学液体的溶剂。

1.  Isotropic Etching等向性蚀刻

        在蚀刻反应中，除了纵向反应发生外﹒横向反应亦同时发生(见左图)，此种蚀刻即称之为等向性蚀刻，一般化学湿蚀刻多发生此种现象。

         干式蚀刻，其蚀刻后的横截面具有异向性蚀刻特性 (Anisotropic)，即可得到较陡的图形（见右图）

1. Latch up:闭锁效应

CMOS组件里的底材、阱及PMOS的漏极与NMOS的源极，在某些条件下，会形成一个如图（1）所示的寄生的pnpn二极管。这种pnpn二极管的电流（I）对

电压（V）的操作曲线则如图。其中图中的IH，为使pnpn二极管处于运作（Acting）状态时所需的最低电流称之为“引发电流（triggering current）”。当I≥IH发生之后，CMOS电路的功能将暂时或永久性的丧失，我们称这个现象为“闭锁（Latch up）”。即，如果CMOS组件的设计或制作不当，这种寄生于CMOS组件里的“pnpn二极管”，有可能处于运作的状态，而影响到CMOS的正常运作。所以在使用CMOS的设计时，务必注意使这个pnpn二极管随时处于“闭”的状态，即I<IH，以防止“闭锁现象”的发生。

防止闭锁的方法很多，最简单的方式就是把CMOS的n阱（内有PMOS）与NMOS彼此间的远离而不发生。不过这将使半导体组件在芯片上的集成度下降，所以并不是很好的方法最普遍防闭锁的方法是“外延硅底材（EPI substrate）”

这种防制方法的原理，是在原本高掺杂的底材上，加上一层轻微掺杂的单晶硅层，已做为CMOS制程的的底材。因此CMOS是直接建筑在低掺杂的EPI层上（不是以往的底材上）的。而高掺杂底材作为接地的板面（ground plane）。假如这层EPI够薄（但要比阱深度厚），则图中的直立的pnp双载子寄生电晶体的电流将不易横向流向寄生的npn电晶体，而流向高掺杂的硅底材（掺杂浓度高导电性好）。因此硅底材接地，寄生pnp和npn的闭锁现象就可以被抑制了。外延单晶硅层的厚度宜薄，这样发生闭锁的引发电流将越高，闭锁将不容易发生，但考虑到EPI层太薄，底材杂质将会进入EPI层，造成浓度的改变，故需严格控制以避免EPI太薄或太厚所带来的问题。

1. Layout布局

         Layout：此名词用在IC设计时，是指将设计者根据客户需求所设计的线路，经由CAD(计算机辅助设计)，转换成实际制作IC时，所需要的光罩布局，以便去制作光罩。因为此一布局工作﹒关系到光罩作出后是和原设计者的要求符合，因此必须根据一定的规则，好比一场游戏一样，必须循一定的规则，才能顺利完成﹒而布局完成后的图形便是IC工厂制作时所看到的光罩图形。

1.  Lightly Doped Drain 轻掺杂集极

       简称LDD，可以防止热电子效应(Hot Electron/Carrier Effect)；方法是采用离子植入法，在

原来的MOS的源极和汲极接近通道的地方，再增加一组掺杂程度较原来n型的源极与汲极为低的n型区。缺点是制程复杂且轻掺杂使S/D串联电阻增大，导致组件操作速度降低。 

1.  Local Oxidation 区域氧化法

       Local Oxidation of Silicon 即区域氧化，简称LOCOS,是Field Oxide一种制作方法,即在有SiN层作为幕罩的情况下让芯片进入炉管进行Field Oxide的制作。