1. Q:我的ALLEGRO 是14.0版本的,FILE——EXPORT——后面就没有看到SUB DRAWING的命令了。如果用EDIT——COPY的话又不能把A板的线贴到B板上,我该怎么办? A: 是不是你启动Allegro 时Cadence Product Choices 没选好,要选PCB Dedign Expert 或Allegro Expert~~~ 2. Q: 在ALLEGRO中,找个器件好难啊,他只是点亮器件而光标不移动到器件那里。请问各为大侠,有没办法可以象POWERPCB 那样,查找零件时光标跟着移动? A:确认将元件点亮后,将鼠标移动至右下角的小显示框中,单击左键,光标即可自动转到所点亮的元件处. 3. Q: 将logic_edit_enabled打开后,只能删除单个的net, logic_edit_enabled打开".是从何处打开??? A: 在14.2中的操作: Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下删除NET。 4. Q: 想移动元件的某一个PIN , 请问该如何做。用move 命令, 总提示:Symbol or drawing must have UNFIXED_PINS property。 A: edit -> properties 选中要move Pin的元件的symbols,增加UNFIXED_PINS 属性即可。 5.Q: how can i get rid of the "dynamic length" dialogue box? A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on 6 .Q: 请问如何将以删除的PIN NUMBER及SILKSCREEN还原?? A:删除此零件,再重新导入~~~或可以直接UPDATE 零件也可以 7. Q:从orcad导入后,place->quickplace,但是出来的元件上面很多丝横,就和铺铜一样,怎么回事? A:把PACKAGE GEOMETRY 的PLACE_BOUND_TOP 勾掉即可. 8. Q:请问在allegro中,怎様画一条没有绿漆的线?? A:同样位置再画一根sold mask的线 9. Q: 如何将走线的尖角过渡改成圆弧? A:可以直接画圆弧上去,记得勾上replace etch,原来的线就没了或使用slide 命令﹐然后在右边的tab option选项中的comers改成arc,再去移动线﹐就可以改成圆弧﹗ 10.Q: allegro中覆铜的基本步骤是怎样的? A:edit/shape进入shape编辑模式——edit/change net(pick)点上GND net——shape/parameters设置相关参数(看help)——void/auto进行shape处理——shape/fill退出shape编辑模式。 11. Q:怎么设置参数才能得到THERMAL REILIF 的连接呢? A:在画完铺铜范围以后,菜单会进入铺铜状态这时 shape-->parameters...对于负片,在做热漂移焊盘前,必须先定义各类焊盘的FLASH SYMBOL,*.FSM文件,然后加到各类焊盘的铺铜层,再铺铜。做出光绘文件就能看见连接了。 12.Q:请教如何修改手工铜的角度,还有就是我要在铜箔里挖一个VIA 或一个PIN 的空间,该如何做????????? A:edit-->shape,选取铜箔,点右键done,这时菜单改变了,可以用edit-->vertex 修改顶点的方式修改铜箔边框角度.而挖空间要用到void中的shpe(多边形)或circle(圆形)或Element(零件外形)要不干脆auto一下,自动会帮你挖好 13 Q:Regular pad 、Anti-pad 和Thermal pad的区别 A:真实焊盘大小、带隔离大小焊盘、花焊盘 14.Q: 怎么做方形(或其他非圆形)负片热汗盘? A:做一个方形(或其他非圆形)的shape symbol,然后再在做pad时将shape symbol赋给flash~~ 15.Q: ALLEGRO中DRC标记的显示,是否可以显示为填充的,也就是像VIA那样实心的。 A:当然可以了setup-->user preferences...勾选Display中的display_drcfill. 16. Q:allegro中怎么加泪滴(teardrop)? A: 要先打开所有的走线层,执行命令route->gloss->parameters.., 出现对话框,点选 pad and T connection fillet,再点其左边的方格,点选circular pads,pins,vias,T connections./OK/GLOSS即可。加泪滴最好在出GERBER之前加。若要MODIFY板子,则要先删掉泪滴,执行命令EDIT/DELETE,右边的FIND栏中选CLINE,下面的FIND BY NAME 中选property,点more,选FILLET=,/点APPLY/OK即可。无论加泪滴还是删掉泪滴,一定要先打开所有的走线层,否则,没打开的走线层就不会有执行 17. Q:在ALLEGRO里打开的BRD里可导出元件,但是导出的元件如何加到库里? A:File-->Export-->Libraries...再将*.txt拷到你的device库中,*.pad拷到pad库中,其他的拷到你的psm库中。 18.Q: ALLEGRO中有自动存盘系统吗?? A:自动存盘需要用户自己设置,具体方法如下:(你没设置前是否有默认目录,找找看) setup>user preferences editer autosave 设定自动存盘 autosave_dbcheck: 设置存盘时是否需要数据检查,如果此项设为存盘时需要数据检查则会使存盘时间加长。 autosave_time: 自动存盘时间设置。默认值为30分钟,自动存盘时间设定范围10~100分钟。 19.Q: 请问在制作元件的时候怎么定义元件的高度? A:当你铺好place_bound_top层shape以后,再执行Setup-->Areas-->Package Height,点击shape,此时Option 面板上就可以输入高度了~~~ 20 Q:为什么在ALLEGRO的零件PADS显示都是PADS外框线,怎样才能显示整个PADS,请指教! A:Setup-->Drawing Options...Display: Filled pads and cline endcaps 勾选 21.Q:请问各位在Padstack Designer中的Padstack Layers的FILMMASK的作用及用法??? A:好像是用于助焊的,大小跟焊盘一样大的 22. Q:请问如何设置在走线时,不自动避开 A:右边的OPTIONS里面的BUBBLE边上那个框里面先OFF 23.Q:在两组插槽中间走了一组排线,由于在CCT中使用无网格步线,所以线与线的间距有大有小,有没有办法将一组线间距调整到等距宽度,这样比较美观。在Allgeo或CCT中有无此调线的命令? A:In cct, you can use post-route, spread wire and center wire. In allegro, you can use roue-glosss-parameter-ceneter lines between pads. 24.Q:请问如何有选择性的更改,如,我只要改一个焊盘,或者我只要改一个器件 A:padstack--replace里可以改一个盘,或一个元件,或一类器件, 25. Q:如何在内层看到therml孔 A:正片可以直接看到呀,负片在光绘文件上就可以看到的。在setUP\drawing options 中的display 中的thermal pads 打勾就是了 26.Q: 如何在rename的时候把部分器件保护起来?! A:给你所有要重新rename位号的器件添加一个auto_rename属性! 27.Q:怎么在ALLEGRO下使铺的铜不被涂上阻旱剂? A: 开阻焊窗。在阻焊层铺一块同样大小铜。 28. Q:这是我设计的一块双面板,上下两部分是对称的,现已经将上半部分的线布完,我想将这部分的线复制到下半部分,要求沿水平方向翻转下来,请教如何在Allegro中实现,请指教~~~~ A:在COPY 命令下,如果要mirror 多条线时,先拉个框选种,然后要鼠标左键点一下(这时被选种的内容可以移动),然后再右击,出现的"Mirror Geometry"选项就不显灰了呀 29. Q:有一个LOGO,是.bmp 图象文件,请问怎样将它导入ALLEGRO设计中,并且以SILKSCREEN的形式显示 A:借助第三方软件﹐把*.bmp 转成*.dxf,然后在allegro 中导入dxf 文件﹗﹗﹗先将bmp 转成dxf,再生成format symbo! 30. Q:如何让VIA在BGA的PIN间居中: A:你只能直接输入坐标定位,算好间距后,然后用矩阵复制就可以了。矩阵复制就是,选中copy按钮,在option下面的Qty下分别填入数值,即可复制 X表示横向复制 Y表示纵向复制 Qty表示你要复制几次(就是说复制几个via) Spacing表示复制的这几个via间距都是多少 Order表示复制的方向。比如X方向复制,你在Order选择Right,就是从你复制的这个原始via开始向右复制依次的Left 表示向左复制。Down和Up分别表示向下和向上复制。 31. Q :请教ALLEGRO中的Manufacture->dfa check的功能为何?? A:深层次的应用,需要Skill语言的支持 32. Q:如何在Allegro中只显示连线,不显示同一层的铺铜有的时候检查某一层的时候,既有连线又有铺铜很难检查 A:可以将除了铺铜之外的所有线都hilight那么就只有铺铜是Dehilight 然后使用Display--Color Priority,关闭铺铜的那个颜色这时候,这一层就只显示连线了不过需要注意的是,这一层的via、pad、等等的颜色不能和铺铜的颜色一样,否则将会一起不显示了, 也可以改变shape显示的格点,在user preference editor中display选项卡,将display_shapefill一栏中的值填5~10之间的某个数(象素),这样shape在显示时就不是那么显眼了. 33. Q:请教Allegro的两个功能 Setup------Property Definitions 有什么功能和如何使用 Setup------Define Lists……怎么用 A:请参考下面: Setup------Property Definitions 是添加一些用户的设定,虽然Allegro 里的Edit Property里的设定已经很多了,可能还有很多用户希望的没有,所以用户可以自己发挥; Setup------Define Lists 可以输出相关的信息,按照上面的选项,点击->按钮选add,然后选show就可以了, 34. Q: 请教如何替换封装? A:请参考下面:在Device中定义的语法是: PACKAGEPROP ALT_SYMBOLS '(Subclass:Symbol,...;Subclass:Symbol,...)' 其中Subclass可设定为Top层和Bottom层,Top层的表示可以用“T”来表示,Bottom层的表示可以用“B”来表示。若Subclass没有进行设定表示,系统会认为是Top层。例:原先的零件包装为R0805,我们要设定它可以和Top曾的R0603和Bottom层的R1206进行包装的转换。 Device File中的定义: PACKAGE R0805 CLASS IC PINCOUNT 2 PACKAGEPROP ALT_SYMBOLS '(T:R0603;B:R1206)' END 这个Device文档就表示R0805这颗零件可以和top层上包装为R0603和Bottom层的零件包装为R1206的零件进行更换。注:一定要用一组单引号把所要转换的零件框在里面。 35. Q:执行什么动作才能让已有的via转换为测试点,或者你们是怎么生成测试点的。 A:rout-->testprep-->auto...中选中replace via 36. Q:请教一个奇怪的铺铜现象我用ADD_SHAP_SOLID FILL,设LIN WIDTH 为4,加上后用了EDIT SHAP,设网络名为GND,并使 VOID AUTO.但是不能自动避开其它网络. A:请参考下面:不能小与0.003 0.003是指当执行Auto void时小于这个值的shape就自动删除,单位为:平方英寸。 37.Q:请问View--Color view save是什么作用 A:第一个Complete,保存后的文件用写字板打开可以看到当前打开的所有颜色的记录第二个选项是记录了之前对显示哪些、不显示那些的操作 38.Q:我在SETUP USER PREFERENCES里面进行了设置,但退出后就没有了,不能保存?下次进入还是缺省值? A:参考下面:问题主要可能是:因为Allegro不支持空格符号,而Windows XP系统装好Allegro后默认的Pcbenv会放在用户目录下,即: d:\Documents and Settings\×××\pcbenv 而其中正好有空格。解决方案为:更改Pcbenv的位置。步骤: 1. 右击我的电脑,进入属性设置?高级?环境变量 2. 点击系统变量的新建,变量名:home 变量值:任何一个绝对路径,注意不要有空格的路径,例:D:确定就可以了 39. Q:请教怎么样做一个弧形阵列的元件! A:你在加Pin的时候,option里的copy mode选polar就可以了,其它和普通加矩阵pin设置差不多! 40. Q:ALLEGRO特殊规则区是怎样做出来的(例如线进入这个区域线宽会有变化) A:setup->constraints-> add area 在spacing / physical rules set 的set value 中设定一种所需的spacing/physical edit ->properties 选刚才画的area(that is a shape) 选net_spacing_type net_physical_type 填入一个名字,最好能表现他的属性, setup->constraints-> 在spacing / physical rules set 中分别点assignment table 套用上去就可以了. 另外,还有一种添加area 的方法. add -> shape ->unfilled class board geometry sub_class constraint_area |
共4条
1/1 1 跳转至页
[经验]Allegro使用技巧集锦
关键词: Allegro 使用技巧 集锦
共4条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
与电子爱好者谈读图四被打赏50分 | |
与电子爱好者谈读图二被打赏50分 | |
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分 | |
【FRDM-MCXN947评测】双核调试被打赏50分 | |
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分 | |
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分 | |
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分 | |
【CPKcorRA8D1评测】--搭建初始环境被打赏50分 | |
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分 | |
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分 |