EEPW论坛

MPC57xx系列微控制器是NXP推出的一款采用PowerArchitecture技术构建，面向汽车和工业动力总成、发动机管理、电机控制、车身控制、网关、底盘和安全、仪表板和显示屏管理应用。

其特点如下：

MPC57xx低端到高端产品的软件和硬件均兼容。采用高密度浮栅技术实现的嵌入式闪存。从单核到多核产品，运行频率从32MHz到300MHz以上，性能具有很高的扩展性。根据SafeAssure功能安全保障计划设计，使系统制造商轻松达到功能安全标准，如ISO26262ASIL-D级安全完整性的要求。多种片上冗余和安全选项，例如延迟锁步内核、DMA控制器、存储器保护单元、故障采集和控制单元，以及端到端ECC。无以伦比的能效–并行处理加上一组精密的外设，以及PowerArchitecture工具和软件生态合作体系的支持。

本期博文接之前的MPC5744P原理图设计指南，给大家介绍下MPC5744P在PCB（Layout）上的一些注意事项，并结合我司自行设计的域控制器-Lion实例来讲解。

1.封装介绍1.1封装信息MPC5744P封装包括两种：144引脚LQFP封装、257引脚PBGA封装。

两种封装在资源以及接口上的区别对比如下图所示：

1.2封装尺寸

LQFP144封装信息：

https://www.nxp.com/docs/en/package-information/SOT486-2.pdf

PBGA257封装信息：

https://www.nxp.com/docs/en/package-information/SOT1547-1.pdf

2.PCB设计建议

本设计指南Layout部分的示意图引用了我司自行设计的“ADAS域控制器-Lion”，设计选用了MPC5744P–257MAPBGA封装。大家如果对此方案的设计有想深入了解的，也可以转至我们大大通的微博专区搜索关键字：【ADAS域控制器硬件设计】，或者方案专区搜索方案：“域控制器”关键字即可找到对应资源。

2.1PCB叠层结构

2.1.1层的定义设计原则

器件面下层（第二层）为地平面，为器件面布线提供参考平面；所有信号层尽可能与地平面相邻；主电源层尽可能与对应地层相邻；建议采用对称结构设计。针对于MPC5744P两种封装，推荐采用4层板设计，以保证参考平面的完整性（BGA257封装必须4层板，其中还有部分高速信号需要完整的参考平面例如Zipwire）

下面的PCB设计参考建议基于PBGA257封装，并采用6层板的叠层结构设计。

2.1.2地和电源层设计注意事项

注意电源与地层的完整性，避免出现导通孔密集区域，破坏平面层的完整性；

平面分隔要考虑高速信号回流路径的完整性；

高速信号、时钟等关键信号要有一个相邻地平面；

如高速信号在邻层的回流路径被分割，应在其它布线层做补偿；

20H规则：为防止电源层向外辐射电磁干扰，应内缩20H（电源层与地之间的介质厚度）。

2.2高速信号走线建2.2.1晶振走线指导

晶体尽量靠近主控放置，晶体的负载电容靠近管脚放置；晶体走线尽量短且走在表层，避免打孔换层；晶体电路建议包地处理，以隔离噪声；晶体走线的邻层保持完整地平面作参考，避免被任何走线分割

下图为Crystal部分信号走线Layout示意图：

2.2.2Ethernet走线指导①PHY尽量靠近主控，EMI效果越好，控制在15cm以内；②下述信号如有串联匹配电阻，请靠近PHY放置，以改善EMI

RXD[0:3]，RX_CLK，RX_DV走线尽量短并做等长处理，走线长度误差小于100mil；

RX_CLK包地处理；

③下述信号如有串联匹配电阻，请靠近MPC5744P放置，以改善EMI

TXD[0:3]，TX_CLK，TX_EN走线尽量短并做等长处理，走线长度误差小于100mil；

TX_CLK包地处理；

④MDI(Media-DependentInterface)线对间做等长处理，误差小于10mil，总长度小于12cm；⑤确保PHY的所有高速信号线有完整的参考面，与其它信号间距满足3W布线原则；