EEPW论坛

使用 MCU 的嵌入式系统设计中，当程序或者数据内存占用太大而无法放入片上闪存或 SRAM 时，开发者通常考虑使用 SDRAM。

别问我为什么你的 MCU 不支持 SDRAM。

SDRAM 是同步动态随机存取存储器的缩写。在微控制器应用中，微控制器通过使用外部存储控制器（EMC）操作访问 SDRAM ，SDRAM 时钟频率通常为 100MHz 或 133MHz。

外部存储控制器通常不支持 DDR SDRAM， 数据只是单边沿采样，即并行数据总线可以接受一个命令并在每个时钟周期传输一个数据字。

在 SDRAM 中执行程序是使用 SDRAM 的一种典型用法， 小编这里就介绍一下 SDRAM 中执行程序的方法和 SDRAM 执行程序的性能基准。

SDRAM 初始化

SDRAM 必须在使用前进行配置，SDRAM 初始化分为 6 个步骤。

配置 EMC 寄存器的 SDRAM 时钟频率、字节顺序和时序参数。

SDRAM 的时序比较复杂，用户需要通过查阅相关 SDRAM 芯片的手册获得时序参数（如刷新周期、预充电命令周期、自刷新退出时间、写恢复时间等等）。

发送 NOP 命令

发送预充电命令

发送两次自动刷新命令

设置 SDRAM 模式

发送正常运行命令

系统启动时，SDRAM 尚未初始化。理论上，程序在系统启动后的任何时刻都可以进行 SDRAM 初始化。然而，由于 SDRAM 初始化过程比较复杂，使用的系统资源较多，SDRAM 初始化必须在所需的系统资源初始化完成后再进行。

具体上讲，开发者在芯片刚刚启动时（如 Reset_Handler 中）初始化 SDRAM 需要留心以下细节：

由于 SDRAM 初始化函数使用系统堆栈或全局变量，开发者必须确保系统堆栈或全局变量所在的物理内存上电及时钟使能。

在程序跳转到主程序启动之前，全局变量未清零或初始化，如果在主函数之前执行 SDRAM 初始化，开发者必须手动初始化变量。

举个例子，在 LPC5460x 中，开发者需要在 SystemInit 函数中初始化 SDRAM，该函数（SystemInit）由 Reset_Handler 调用。在调用系统初始化之前，要通过设置 AHBCLKCTRLSET0 寄存器将 SRAM 时钟使能。

Reset_HandlerPROC EXPORTReset_Handler ［WEAK］ IMPORTSystemInitIMPORT__main ;

clock control SRAM1/SRAM2/SRAM3 for stack LDRr0， = 0x40000220 ; AHBCLKCTRLSET0 MOVr1， #0x38 STRr1， ［r0］ LDRr0， =SystemInit BLXr0 LDRr0， =__main BXr0 ENDP

SDRAM 存储器布局

当使用 SDRAM 时，外部存储控制器（EMC）分配 SDRAM 一定的地址空间。开发者可以使用链接描述文件将代码或数据分配到 SDRAM 中。值得注意的是，链接器脚本编程在不同 IDE 之间是不同的。

以 LPC5460x 系列微控制器为例，SDRAM 支持 4 个片选区，每个片选区最大支持 256MB 空间。

SDRAM 片选地址范围

00xA0000000 - 0xA7FFFFFF

10xA8000000 - 0xAFFFFFFF

20xB0000000 - 0xB7FFFFFF

30xB8000000 - 0xBFFFFFFF

当 SDRAM 的硬件连接使用 SDRAM 片选 0 的情况下，在 KEIL 平台下，将加载在 SPI FLASH 的 Coremark 基准测试程序拷贝到 SDRAM 中执行需要以下几步。（coremark 基准测试程序包括 core_list_join.c，core_matrix.c，core_state.c 及 core_uTIl.c）。

定义 SDRAM 区域，从 0xA0000000 开始，大小为 0x80000。定义 SPI FLASH 区域，大小为 0x80000（SPI FLASH 存储器的起始地址为 0x10000000）。

在 C 源码中使用“SDRAM_Data” 和 “SDRAM_FuncTIon”属性，标记放在 SDRAM 区域中的数据或程序。（SDRAM_Data 和 SDRAM_FuncTIon 只是文本名字）。

也可以将整个目标文件的数据和程序段配置到 SDRAM

# definem_spifi_start 0x10000000 

# definem_spifi_size 0x800000 

# definem_sdram_start 0xA0000000 

# definem_sdram_size 0x80000 LR_m_text2 m_spifi_start m_spifi_size { ;

load to SPIFI LR_m_sdram_text m_sdram_start m_sdram_size { *（SDRAM_Data） *（SDRAM_FuncTIon） core_list_join.o core_matrix.o core_state.o core_util.o }

配置 MPU

在 SDRAM 中运行程序，开发者可能需要配置 ARM 内核内存保护单元（MPU）。

内存保护单元（MPU）是一个可编程单元，用于定义内存访问权限。当 MPU 没有使能时，内存地址空间具有默认的访问权限。

如 ARM Cortex™-M4 器件通用用户指南中所述，当程序执行 SDRAM 中的代码且 SDRAM 内存影射地址的默认属性为禁止执行时， 内核就会产生 HARDFAULT 异常，且指令访问冲突标志 SCB-》CFSR 为 1，该异常表示处理器尝试从不允许执行的位置获取指令。

当 SDRAM 被影射到默认不可执行的地址空间时（如在 LPC5460x 中，SDRAM 影射到 0xA0000000 起始的地址），开发者必须配置并使能 MPU 才能在 SDRAM 中执行代码。如下例中，代码配置并使能 MPU，允许从 0xA0000000 到 0xA0100000 的内存区域是可执行的。

MPU-》RNR = 0; //Region number 0 

MPU-》RBAR = 0xA0000000; //Region base address

/* Full Access | TEX： 000 | S： 0 | C： 0 | B:0 （No cacheable， no shareable）| 1M SIZE | ENABLE */ 

MPU-》RASR = （ 0《《 28） | （ 0x3《《 24） | （ 0x0《《 19） | （ 0《《 18） | （ 0《《 17） | （ 0《《 16） | （ 0xFF《 8） | （ 0x13《《 1） | （ 1《《 0）; //Region size and enable 

MPU-》CTRL=MPU_CTRL_ENABLE_Msk| MPU_CTRL_PRIVDEFENA_Msk;

SDRAM 性能基准

最后，小编在 LPC5460x 经过程序运行 CoreMark 性能基准测试，总结了一点点经验，分享给大家

SDRAM（16 位带宽）中的代码执行效率仅为在内部 SRAM 中执行效率性能 40％，大约是内部 FLASH 中运行代码性能的 50％；

代码在 SDRAM 中运行时，较高的 CPU 频率（CPU 没有 Cache）不能改善执行效率，这时 SDRAM 带宽成为系统性能的瓶颈。

基于这样的测试结果，建议大家在要求较高性能时，把程序代码放在内部 SRAM 执行，而用片外大容量的 SDRAM 存放海量的数据。