EEPW论坛

车规芯片属于半导体芯片的一个分支。目前芯片设计验证遇到的很大一个瓶颈就是人才短缺，对车规芯片来说也是如此。据统计，2020年的IC设计从业者约20万人，但是企业对人才需求量已经远远超过这个数目，导致在今年几乎每家半导体设计公司都在抱怨急需的设计验证人员难招。  芯片人才短缺一方面在于传统人才培养模式的不足，在这方面我们很高兴地看到国家已经布局，而且开展了一系列的EDA的产学研结合项目；另一方面人才短缺很大程度是由于国外EDA工具的垄断性和封闭性造成的，这种保守和封闭性让国内普通的开发者很难广泛接触，更谈不上二次开发。  车规芯片是一个复杂的软硬件系统。车载芯片互联从传统简单的传感器通过CAN，MOSE，FlexRay总线互联，逐渐转变成复杂的车用以太网(Automotive Ethernet)互联；传输的数据也从以往的调试诊断信息，提升到音视频娱乐信息(Infotainment)，重要任务(Mission Critical)数据信息。随着数据量不断增大，数据内容和延迟确定性愈加重要,车规芯片内部的软件也因此愈加复杂。

车规芯片也是一个芯片领域比较特殊的种类，尤其是它对功能安全有严格的要求。车规芯片的功能安全完整性等级（ASIL）划分要求芯片在设计过程中有一系列的严苛检测和覆盖率报告。传统的芯片设计验证方法学很难有效地应付功能安全领域复杂的需求，这个挑战也正在促使设计方法的变革。先进的设计理念可以让效率大幅提升，加速设计周期，提高芯片安全等级。   要摆脱目前车规芯片困境，包括对国外半导体厂商、EDA工具的依赖，国内芯片人才短缺、设计理念落后等制约，就必须强调EDA理念，工具，和方法学变革。

为此，我们对加速车规芯片设计提出三点建议：

O1

EDA理念变革

大部分传统的EDA工具不向公众开放中间层接口，普通用户无法二次开发，长期以来导致产品生态封闭，用户群体狭窄。芯华章强调利用EDA 2.0技术和理念，采用芯片设计平台服务(EDaaS（Electronic Design as a Service）)模式：工具有机嵌入云原生服务，同时提供全方位开放的接口，并广泛地适配到设计验证各项的流程中。工具接口开放化，工具本身平台化，由此可以让芯片设计和验证更加自动化智能化；同时EDA 2.0也能够让更多人通过EDaaS参与到芯片设计中，并快速高效地完成工作；依托EDA 2.0技术是解决芯片人才瓶颈最有效的方式之一，我们希望在将来看到有更多的嵌入式工程师，系统工程师，甚至软件工程师都可以利用EDA 2.0技术，高效地参与芯片设计研发。

O2

EDA工具变革

EDA工具为功能安全提供数据支撑，尤其是ISO26262认证所需的定量分析：失效模式影响与诊断分析 (Failure Mode Effect and Diagnostic Analysis，简称FMEDA)。在设计车规芯片时，FMEDA常用的手段就是对芯片进行有意的故障注入(intentional fault injection)，然后再分析错误注入引起的功能故障概率（失效率），以此评定车规芯片的安全完整性等级。   因此，EDA工具需要能够产生各种故障模型（fault model）的测试激励。由于芯片中需要注入的错误数量巨大，种类繁多，传统仿真工具在做大规模测试时往往性能低下，耗费内存巨大，而且仿真时间冗长。这是因为传统仿真工具引擎是专注功能验证，它对于故障注入来说，内存和CPU开销都是巨大的。

因此，故障注入需要EDA公司设计一种特殊的仿真器引擎，从而提高故障注入仿真效率；此外，芯片故障注入测试需要仿真器能够处理更多的故障，且尽可能多地并发执行。由于通常芯片内部部分逻辑具有规则性和对称性，通过形式化方式能够发现一些规则，从而大规模减少不必要的注入的数量。一旦测试用例的数量减少了，仿真所需的总时间就可以减小了，这也可以从另一方面提升仿真器的效率。   仿真器只是EDA工具变革的一个典型的例子。其他的工具，如形式验证，也可以针对功能安全做很多增强和优化，包括自动探测安全路径、自动检测关键路径上的可应用的错误模型：包含固定开路故障(stuck at fault)，瞬态故障(transient fault)，迁移故障(transition fault)，桥接故障(bridge fault)等。这些技术将大大提升车规芯片的验证效率。

O3

设计方法学变革

车规芯片不同于消费电子芯片之处，在于安全性和可靠性特殊要求。车规芯片在设计之初要做很周密的架构探索，这些前期工作的目的就是为了首先确保安全性，其次达到ISO26262 认证的要求。车规芯片为了要保证在严苛环境下设计的安全性，常常会使用一些特殊的逻辑功能：比如在数据流中的采用硬件CRC校验，在片内SRAM和Flash memory中采用单比特奇偶(parity)校验，数据读取ECC校验，以及芯片电源电压检测；在控制密集型逻辑上采用冗余逻辑，如多个CPU同时处理单一任务，输出结果比对，双看门狗(watchdogs)系统，时钟电路备份机制等。要设计这些安全措施相关的逻辑单元，就需要在设计初期验证它的必要性，可靠性，和完整性。 根据实际经验，我们推荐在设计之初尽早引入芯片功能的虚拟模型。这种基于虚拟模型的开发能够让设计师和架构师尽早分析优化系统，探索不同构架在安全性能上的优势。一方面设计工程师，在没有SoC真实环境的条件下，可以用这些模型验证对复杂设计做前期分析，做出功耗性能面积最优的判断；另一方面，验证工程师利用虚拟模型可以尽早开发白盒测试环境，也可以提前进行复杂系统的软硬件协同测试，甚至可以将模型编译在通用控制器里，放在ECU系统中进行实际现场测试。   虚拟模型拥有诸多优势，但它的前提就是需要工程师广泛意识到它的重要性，并在设计验证中积极探索利用好它，同时EDA厂商也应该积极和各种芯片IP厂商合作，开发更多丰富灵活的虚拟模型，并构建利于产业积极发展的生态圈。验证测试左移（shift-left）是当前复杂芯片设计领域的倡导的趋势，而在车规芯片上，我们认为虚拟模型是一个验证测试左移完美的助力点。

总结

在过去的20年里我们深深地意识到技术发展给芯片行业带来的变革，但同时我们也越来越迫切的需要更强的技术创新，来满足我们日益发展的芯片行业需求，解决我们面临的各种挑战。我们深信依托EDA 2.0带来的EDA工具变革，可以解决人才技术瓶颈问题；改进工具能够更好地提高设计验证效率；广泛使用虚拟模型将会提高架构探索质量、提升车规芯片安全性。我们希望和各个行业的同仁积极探索交流，共同发展进步，为我们国家芯片，包括车规芯片的发展，做出贡献！