求助:verilog时钟求助-电子产品世界论坛

共1条 1/1 1 跳转至页

求助:verilog时钟求助

菜鸟

2004-11-12 04:51:48 打赏

用verilog编写了两个模块,两个模块使用同一个时钟,第一个模块在时钟上升沿把数据放到数据总线,第二个模块在时钟下降沿读数据,可是用quartus后仿真的时候第二个模块老是读不出数据.请问是怎么回事啊?

先多谢各位了!

关键词：求助 verilog 时钟

共1条 1/1 1 跳转至页

打赏帖
【换取手持数字示波器】RISC-V架构使用cycle评估代码性能被打赏35分
【换取逻辑分析仪】SoEasy!基于ESP32的简易Wi-Fi遥控小车被打赏41分
【换取逻辑分析仪】记一次数字功放无声问题解决过程被打赏43分
【换取手持数字示波器】RISC-V 架构 lib.a 中 memcpy函数实现解析被打赏33分
【换取逻辑分析仪】基于MQTT协议的儿童遗留检测被打赏46分
【换取逻辑分析仪】旋转吧！立方体被打赏48分
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分
【分享评测，赢取加热台】第一篇树莓派5使用经验之Python虚拟环境的搭建被打赏40分
【分享评测，赢取加热台】+开源一个功能全面的物联网开发板之一被打赏10分
【分享评测，赢取加热台】ARM GCC内嵌汇编使用被打赏34分