用verilog编写了两个模块,两个模块使用同一个时钟,第一个模块在时钟上升沿把数据放到数据总线,第二个模块在时钟下降沿读数据,可是用quartus后仿真的时候第二个模块老是读不出数据.请问是怎么回事啊?
先多谢各位了!
 我要赚赏金打赏帖 |
|
|---|---|
| 基于MCP23S17的输入输出功能模块控制被打赏￥20元 | |
| 【S32K3XX】SPD 软件包使用Link文件修改被打赏￥22元 | |
| Switch-Case局部变量定义问题被打赏￥23元 | |
| 基于米尔TIAM62L开发板的串口通信及应用被打赏￥20元 | |
| PCF8574功能模块及其使用被打赏￥20元 | |
| 传感器LSM6DSO及LIS3MDL的功能检测被打赏￥18元 | |
| LPS25HB气压传感器及其检测被打赏￥18元 | |
| HTS221温湿度传感器及其检测被打赏￥18元 | |
| 【S32K3XX】HSE FW 版本更新被打赏￥21元 | |
| 基于ArduinoUNO开发板的AT24C02读写测试被打赏￥16元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
