EEPW论坛

一、ESD和EOS区别

ESD（Electro Static Discharge静电释放）与EOS（Electrical Over Stress过度电性应力）都是与电压过应力有关的概念，但它们之间有明显的差异。

ESD的电压很高（>500V），持续时间相对较短（<1us）。

EOS的电压相对较低（<100V），持续时间更长一些（通常>1us）。

二、失效统计

从失效机理上器件的静电损伤可分为静电过电压导致的场致失效和瞬时放电电流引起的热致失效。通常，静电损伤造成的元器件失效的主要模式有：

①端口漏电、击穿呈阻性甚至短路；②端口特性无明显变化，功能异常；③重要性能参数退化；④潜在性损伤：静电电荷放电后元器件内部轻微损伤，放电后元器件的电参数是合格或出现变化，但其抗过电应力削减、寿命缩短，经过一段时间工作完全失效。我们所接触的静电失效大部分是潜在性失效的模式。

静电敏感结构主要失效机理汇总见下表。

据有关数据统计，静电损伤/过电损伤（ESD/EOS）失效是导致半导体器件失效的主要原因，占50%以上。而在静电损伤的案例中，受影响最多的是CMOS类集成电路，其次是功放管和微波器件（组件）等。

三、失效特征分析

静电损伤分为突发失效和潜在失效两种类型。突发失效是指元器件受到静电放电损伤后，突然完全或部分丧失其规定的功能。具体表现有：PN结区被击穿、严重漏电；开路：集成电路的金属化条或键合引线的熔断；电容器介质击穿短路；CMOS电路和MOS功率管因静电触发“闩锁”烧毁，参数漂移等。

下图为ESD击中半导体器件后导致的氧化物穿孔、硅融化。

而潜在失效指静电放电能量较低，或放电回路有限流电阻，仅造成轻微损伤，器件电参数可能仍然合格或略有变化。主要表现为：栅氧化层损伤、栅氧化物愈合或短路、保护电路受损、电荷陷阱、PN结衰减等。潜在失效同样对器件产生不利影响：①使用可靠性下降，缩短预期寿命；②电参数逐渐恶化、抗过电应力能力下降。

当持续时间更长的EOS事件发生时，冲击器件保护单元的能量就会更多，常常超出ESD保护单元的最大冲击能量承受能力，这样就会在ESD保护单元中积累太多的热量，最终导致严重的毁坏。通常情况下，芯片中支撑ESD保护单元的其他部分也会连带着一起受损。

下图是根据IC管脚损坏开盖后裸片，发现输入管脚焊盘区域有开路。

四、EOS、ESD失效的鉴别方法

①失效背景调查

通常静电损伤发生具有一定的随机性和持续性，而EOS损伤发生的阶段可能具有一定规律性和可重复性。一般来说，EOS/ESD不具有失效器件的批次性特征，而缺陷引起的失效通常具有一定的批次性特征，而且在“合格品”中可能同样存在潜在缺陷的迹象或趋势。因此需关注失效发生是否具备批次性特点。另外，需调查失效发生的阶段、周围工作场景等信息，通过失效背景信息区分三种失效是分析的辅助手段。

②参数测试

通常，对失效样品需要进行参数测试，这些包括：端口I/V测试、静态电流、功能测试等，同时会利用同批次良品进行对比。对于静电损伤引起的失效，其参数测试结果往往与良品差异性小，而EOS损伤的测试结果则往往差异较明显。对于缺陷诱发的失效，则可能在大量良品测试中检测出潜在缺陷的样品。另外，怀疑静电损伤的失效，则应该针对良品开展静电敏感度等级评价测试，评估是否属于静电敏感类型器件，同时通过进一步解剖对比模拟失效的样品与失效样品之间的差异。

③显微形貌观察和分析

ESD一般在IC的某个端口，有的损伤比较明显，开封后在金相下很明显的看出损伤痕迹，比如在保护网络电力部分；

EOS的碳化面积较大，一般过功率烧毁会出现原始损伤点且由这点有向四周辐射的裂纹，过电压损伤一般在有源区的边缘位置，多发生在电源引脚上。

定位损伤点是分析中的难点，通过解剖样品，并且借助于失效定位手段：如光学显微观察、液晶分析法、光发射显微分析技术（EMMI）以及激光诱导电阻变化技术（OBIRCH）、磁显微分析以及聚焦离子束剖切（FIB）等方法定位到失效点，然后直接观察失效的微观物理形貌特征，是鉴别三种失效类型最直观的方式，也是最需要经验的一个环节。通常，从损伤后的物理微观形貌来看，静电损伤形貌通常比较轻微，损伤区域小，损伤点尺寸通常为微米级，或者仅有轻微损伤痕迹，相对于EOS损伤来说要轻微一些。

对于CMOS集成电路而言，多数发生在电极或扩散区之间，往往有明显的指向性。有时也会伴有金属化损伤，但相对于EOS损伤来说，损伤区域及尺寸小，不会像EOS损伤那样有较大面积的金属化熔融和烧毁的特征。而缺陷诱发的失效，往往具有失效部位和类型单一，且“合格品”中也可能存在类似缺陷。总的来说，ESD失效是EOS失效的一部分，二者之间没有明显分界，在对失效样品进行判别分析时，要采用上述三种方法进行综合分析，才能得到较为准确的判断。