共1条
1/1 1 跳转至页
请指教！
我在Xilinx下，用Verilog语言写了一段代码。
在XC4000xl系列和Virtex系列综合都能通过。
但是，在XC4000xl下，implementation能够通过，而在
Virtex下不能通过。系统提示：
logic block U1/c209 of type VCC is unexpanded.
logic block U1/c210 of type GND is unexpaned.
请问是什莫原因?br />
另外，当我从原XC4000XL系列的哪一个工程把XC4000XL改成Virtex系列后，
提示的错误右变为：
Symbol CY4 is not supported in Vertex.
哪怕我将模块里的出定义外的语句删除后，居然还是这个错误。
我实在是没搞懂，请指教！
关键词： 指教
共1条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 【有奖活动——B站互动赢积分】活动开启啦！ | |
| 【有奖活动】分享技术经验，兑换京东卡 | |
| 话不多说，快进群！ | |
| 请大声喊出：我要开发板！ | |
| 【有奖活动】EEPW网站征稿正在进行时，欢迎踊跃投稿啦 | |
| 奖！发布技术笔记，技术评测贴换取您心仪的礼品 | |
| 打赏了！打赏了！打赏了！ | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂