我在Xilinx下，用Verilog语言写了一段代码。 在XC4000xl系列和Virtex系列综合都能通过。 但是，在XC4000xl下，implementation能够通过，而在 Virtex下不能通过。系统提示： logic block U1/c209 of type VCC is unexpanded. logic block U1/c210 of type GND is unexpaned. 请问是什莫原因?br /> 另外，当我从原XC4000XL系列的哪一个工程把XC4000XL改成Virtex系列后， 提示的错误右变为： Symbol CY4 is not supported in Vertex. 哪怕我将模块里的出定义外的语句删除后，居然还是这个错误。 我实在是没搞懂，请指教！