EEPW论坛

芯原股份有限公司（芯原，VeriSilicon），主要基于中国半导体生产工艺的领先芯片设计代工厂和世界一流的集成电路代工厂中芯国际(“SMIC”)，近日共同发布针对中芯国际0.13微米CMOS先进工艺的半导体标准设计平台。这套平台包括存储器编译器有单口和双口静态随机存储器，扩散可编程只读存储器，双口寄存器组，标准单元库和输入／输出单元库。 该标准设计平台是针对高密度、高速及低功耗、低漏电要求为中芯国际的0.13微米CMOS工艺量身定制的，通过了中芯国际流片验证并支持业内主流EDA工具，包括Cadence、Magma、Mentor Graphics及Synopsys。 芯原的董事长兼首席执行长戴伟民博士表示："我们特别针对中芯国际0.13微米先进工艺开发了低功耗、低漏电技术并将之用于标准设计平台中，可较大程度降低芯片的功耗，对手持设备等领域采用的芯片意义重大。 超过500家国内外用户已经下载了芯原的标准设计平台并用于他们的设计，许多复杂的、百万门级的系统级芯片取得了一次投片成功并进入量产。" 中芯国际的总裁兼首席执行长张汝京博士表示：“在我们过去近四年的密切合作中，芯原公司为中芯国际提供过的0.25微米、0.18微米及0.15微米标准设计平台，均取得了成功。现在又提供了0.13微米标准设计平台。芯原的标准设计平台加上其SoC设计服务能力与中芯国际先进工艺的结合，将会促使双方国内外业务持续增长。”