EEPW论坛

为了在当今全球一体化市场上取得成功，电子产品制造商必须迅速调整以适应快速多变的用户需求，价格压力以及日益激烈的竞争要求企业不断进行创新，同时要压缩成本、提高品质并缩短产品上市周期。然而设计与制造过程中相互孤立的自动化流程却成为达到这些目标的障碍，常常是设计问题到了生产阶段才会被发现。例如测试程序开发和夹具设计只有等到线路板真正做出来了才可以进行，从而造成测试瓶颈，而所建议的品质改进措施也不会执行。此外，制造过程中使用的数据通常由多个不同的系统管理，没有整体性，会造成错误使产品不接受水平上升。 创新型C-LINK协同工程自动化软件通过将孤立的自动过程联系起来，并使用一个先进的系统管理线路原理图、板面布局、元件库及制造与质量数据，可帮助电子制造商们提高竞争力，实现在成本、质量和面市时间上的目标。 目前电子线路板一般使用CAE系统生成线路原理图，然后将元件与网表数据读入到PCB CAD系统完成线路板布局设计，CAD系统输出的Gerber文件既可在PCB制造中直接使用，也可以于制造前先在DFM系统上编辑。PCB组装时会用到CAD、CAE和BOM数据，尤其对于新产品，还要先准备生产数据(包括交叉参考设计、内部数据库或机器供应商提供的库等)，生成机器程序，然后组装线路板、设计测试夹具、制造夹具并生成测试程序，最后调试测试程序。 C-LINK于1983年推向市场，首次将设计和测试连在一起，从那时起C-LINK不断开发，现已能覆盖测试、生产、维修与文件管理。 采用C-LINK后，所有设计和制造数据都存在一个系统里，制造过程的很多步骤都可以并行执行，从而大大缩短生产周期。它可以从五十多个领先的CAD/DFM系统格式和十多个领先CAE格式中将原始原理图和线路板布局图数据自动恢复为中性DIF格式。通过在开始时一次性使用BOM输入指引还可以自动恢复BOM数据，并存到C-LINK的元件型号数据库中，该库包含生产和测试所需的所有电气与机械信息，如CAD、BOM和机器型号以及从合格供应商那里得到的替代元件型号。它还可在PCB布局结束前直接用用户定义规则自动进行可测性和可制造性检查，发现的任何错误都可反馈到设计部门在板子做出之前立即纠正，这样就避免到了后续制造才发现问题而带来的高昂费用。 用图形方式显示的PCB布局图、线路板原理数据以及它们之间的双向联系可以帮助通常位于不同地域的设计和制造团队进行对话并找出最佳方案，一旦检查完成，生产与测试所需数据便会自动生成，包括穿孔与表面贴装机器以及自动插件机的程序(单机程序或完整生产线程序)、用于测试夹具制造商的文件(仅用飞针测试的样机除外)，以及用于在线测试与飞针测试的线路描述文件。下一步，线路板和测试夹具可以同时制造，一旦收到空白线路板就可进入组装流程，板子组装完成且收到夹具制造商送来的测试夹具后便可以开始进行测试调试。通常C-LINK并行工程自动软件不仅可大幅降低生产与测试准备时间，与传统方法相比，它还可以将PCB布局完成到生产出来的总体时间缩短3到5倍。 C-LINK是一种用于电子制造商的通用方案，可为他们提供在一个集成系统中实现设计和制造数据可视性，它可以帮助他们在生产之前发现设计错误、消除瓶颈并自动生成生产与测试所需数据。另外，C-LINK还能完全集成到QMAN质量管理软件中，该软件用于无纸诊断和维修，可生成报告保证品质经理完全掌握失效统计以及发布趋势警告。