共2条
1/1 1 跳转至页
SDRAM 新手请教:关于SDRAM的问题
问
请问各位高手:两片4M×16的SDRAM并联以后是8M×16的嘛?
实在不好意思啊,刚刚接触硬件开发,这种问题不好意思请教公司的老人,只好到论坛上请教各位了
帮帮忙啊
谢谢了 答 1: 是的。数据线跟地址线并联,另外加一根地址线做片选 答 2: hoho~~谢谢00 大哥 答 3: 这样地址线并联,数据线并联,片选不并联各自取自译码或专门片选信号,是 (4+4)M×16bit. 此法适合16位数据外部总线宽度的系统.
地址线并联,数据线不并联,片选并联,则是 4M×(16+16)bit. 此法适合32位数据外部总线宽度的系统. 答 4: 呵呵,我发现我那个说得太简单了,容易误解,改一下:数据线、地址线分别并联,另外多加一根地址线译码后做片选(如果只有一个片选的,则要跟CPU的片选结合之后再接片选)。
找本微机原理的书来看看,里面一般都有存储器扩展的接法。 答 5: 还是有点困惑谢谢真人和00的详细解释,真是好人啊,感动ing~~呵呵
仔细看了电路图,果然是地址线并联,数据线不并联,片选并联,32位的SDRAM
回去翻了翻书,有点地方还是不太明白,请高人继续指教下啊:
书上说32位的SDRAM是以4B速率传输,所以地址线的A0,A1不接,A2直接接到SDRAM的SD_A0脚上,A3-SD_A2.......
可是我看我的原理图上面并没有这么显示啊,难道不同的CPU以及不同的SDRAM有不同的接法嘛?
困惑~~
还有接到SDRAM的BS1脚上的是否是地址线的最高位呢?
如 A25接SD_BS1,那么地址线为26位,SDRAM的大小为2的26次方?
是这样嘛?
麻烦高手再看一下啊,谢谢了 答 6: 是你自己开始没说清楚,那样接的写法应该是4M*32而不是8M*16,如果写成8M*16,就是数据线、地址线都并联。
而写成4M*32,则是地址线并联,数据线则分开。
一般来说,32位的数据总线宽度,A0、A1是不接的(是CPU的A0、A1)。 答 7: 地址是按8bit为一个Byte的8位机地址是按8bit为一个Byte的……,历史原因了。
一次传递32bit,相当于4个byte,则每传送一排数据,地址就跳进4步(PC=PC+4)因此A0、A1根本没用。
要是64位数据,则A2也没用了。
RAM的地址线有多少条*数据线有多少条/8bit=RAM的容量(bytes)
答 8: 总算有点眉目了啊~~这两天看了点资料,再加上00和真人的指教,总算对SDRAM有了点了解了,再次感谢两位。
不过对于真人说的RAM容量的计算还有点疑惑
据我所知RAM容量=存储单元的总数M×位宽/8 (Bytes)
数据线条数应该就是位宽了,那么存储单元的总数呢?不会等于地址线条数吧?麻烦高人再帮忙解答啊,不胜感激。
PS:存储单元数量M=行数×列数(得到一个L-Bank的存储单元数量)×L-Bank的数量
相同容量下,行数不变,只有列数会根据位宽的而变化,位宽越大,列数越少,因为所需的存储单元减少了。
这两句话还不是很理解,行数是就是地址线的位数(2的n次方),那列数根据位宽是怎么减少的呢?
答 9: 记忆单元计算不应该含糊。 答 10: 答 11:
实在不好意思啊,刚刚接触硬件开发,这种问题不好意思请教公司的老人,只好到论坛上请教各位了
帮帮忙啊
谢谢了 答 1: 是的。数据线跟地址线并联,另外加一根地址线做片选 答 2: hoho~~谢谢00 大哥 答 3: 这样地址线并联,数据线并联,片选不并联各自取自译码或专门片选信号,是 (4+4)M×16bit. 此法适合16位数据外部总线宽度的系统.
地址线并联,数据线不并联,片选并联,则是 4M×(16+16)bit. 此法适合32位数据外部总线宽度的系统. 答 4: 呵呵,我发现我那个说得太简单了,容易误解,改一下:数据线、地址线分别并联,另外多加一根地址线译码后做片选(如果只有一个片选的,则要跟CPU的片选结合之后再接片选)。
找本微机原理的书来看看,里面一般都有存储器扩展的接法。 答 5: 还是有点困惑谢谢真人和00的详细解释,真是好人啊,感动ing~~呵呵
仔细看了电路图,果然是地址线并联,数据线不并联,片选并联,32位的SDRAM
回去翻了翻书,有点地方还是不太明白,请高人继续指教下啊:
书上说32位的SDRAM是以4B速率传输,所以地址线的A0,A1不接,A2直接接到SDRAM的SD_A0脚上,A3-SD_A2.......
可是我看我的原理图上面并没有这么显示啊,难道不同的CPU以及不同的SDRAM有不同的接法嘛?
困惑~~
还有接到SDRAM的BS1脚上的是否是地址线的最高位呢?
如 A25接SD_BS1,那么地址线为26位,SDRAM的大小为2的26次方?
是这样嘛?
麻烦高手再看一下啊,谢谢了 答 6: 是你自己开始没说清楚,那样接的写法应该是4M*32而不是8M*16,如果写成8M*16,就是数据线、地址线都并联。
而写成4M*32,则是地址线并联,数据线则分开。
一般来说,32位的数据总线宽度,A0、A1是不接的(是CPU的A0、A1)。 答 7: 地址是按8bit为一个Byte的8位机地址是按8bit为一个Byte的……,历史原因了。
一次传递32bit,相当于4个byte,则每传送一排数据,地址就跳进4步(PC=PC+4)因此A0、A1根本没用。
要是64位数据,则A2也没用了。
RAM的地址线有多少条*数据线有多少条/8bit=RAM的容量(bytes)
答 8: 总算有点眉目了啊~~这两天看了点资料,再加上00和真人的指教,总算对SDRAM有了点了解了,再次感谢两位。
不过对于真人说的RAM容量的计算还有点疑惑
据我所知RAM容量=存储单元的总数M×位宽/8 (Bytes)
数据线条数应该就是位宽了,那么存储单元的总数呢?不会等于地址线条数吧?麻烦高人再帮忙解答啊,不胜感激。
PS:存储单元数量M=行数×列数(得到一个L-Bank的存储单元数量)×L-Bank的数量
相同容量下,行数不变,只有列数会根据位宽的而变化,位宽越大,列数越少,因为所需的存储单元减少了。
这两句话还不是很理解,行数是就是地址线的位数(2的n次方),那列数根据位宽是怎么减少的呢?
答 9: 记忆单元计算不应该含糊。 答 10: 答 11:
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【笔记】生成报错synthdesignERROR被打赏50分 | |
【STM32H7S78-DK评测】LTDC+DMA2D驱动RGBLCD屏幕被打赏50分 | |
【STM32H7S78-DK评测】Coremark基准测试被打赏50分 | |
【STM32H7S78-DK评测】浮点数计算性能测试被打赏50分 | |
【STM32H7S78-DK评测】Execute in place(XIP)模式学习笔记被打赏50分 | |
每周了解几个硬件知识+buckboost电路(五)被打赏10分 | |
【换取逻辑分析仪】RA8 PMU 模块功能寄存器功能说明被打赏20分 | |
野火启明6M5适配SPI被打赏20分 | |
NUCLEO-U083RC学习历程2-串口输出测试被打赏20分 | |
【笔记】STM32CUBEIDE的Noruletomaketarget编译问题被打赏50分 |