共2条
1/1 1 跳转至页
TAG,CPLD 在TAG下载过程中,CPLD输出口有方波
问
请问个问题:
我把CPLD挂在16BIT总线上,片选是NGCS4,也就是说基地址是0X0800 0000,CPLD的功能也就是IO扩展,有2个16BIT的输入IO,有2个16BIT的输出IO,编写子程序操作这些扩展IO口均正常。
可是有另一个现象不对,在JTAG下载过程中,CPLD的输出口有方波出现,每次的波形大概一样;在操作LCD的子程序中也会导致IO输出改变,可是LCD内部的子程序并没有调用我的IO操作子程序。
CPLD输出错误数据是个严重问题,CPLD负责键盘的处理,也负责其它电源的管理,所以这个现象不能忽略。
我现在只有两个办法,一是查清问题所在,纠正毛病,二是在CPLD中添加口令限制,必须写口令进去,才允许下一个写操作,否则需要重写口令。
不过我还是希望能解决毛病,请这里的大虾帮我分析一下是什么原因出现的问题。 答 1: 找到原因了,把PORT初始化程序修改一点之后就好了。找到原因了,我的工程是用别人的例子修改的。别人的硬件在CS4上没有设备,所以初始化程序把CS4给变成0电平了,我没有修改这个程序,导致CPLD始终选中,把PORT初始化程序修改一点之后就好了。
我把CPLD挂在16BIT总线上,片选是NGCS4,也就是说基地址是0X0800 0000,CPLD的功能也就是IO扩展,有2个16BIT的输入IO,有2个16BIT的输出IO,编写子程序操作这些扩展IO口均正常。
可是有另一个现象不对,在JTAG下载过程中,CPLD的输出口有方波出现,每次的波形大概一样;在操作LCD的子程序中也会导致IO输出改变,可是LCD内部的子程序并没有调用我的IO操作子程序。
CPLD输出错误数据是个严重问题,CPLD负责键盘的处理,也负责其它电源的管理,所以这个现象不能忽略。
我现在只有两个办法,一是查清问题所在,纠正毛病,二是在CPLD中添加口令限制,必须写口令进去,才允许下一个写操作,否则需要重写口令。
不过我还是希望能解决毛病,请这里的大虾帮我分析一下是什么原因出现的问题。 答 1: 找到原因了,把PORT初始化程序修改一点之后就好了。找到原因了,我的工程是用别人的例子修改的。别人的硬件在CS4上没有设备,所以初始化程序把CS4给变成0电平了,我没有修改这个程序,导致CPLD始终选中,把PORT初始化程序修改一点之后就好了。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |