共2条
1/1 1 跳转至页
boot0,boot1 关于boot0、boot1脚的问题
问
关于boot0、boot1脚的问题。
我现在使用LPC2210,采用片外16位的flash。按照数据手册的讲法,boot1(P2.27)脚应该接电阻下拉,boot0(P2.26)应该接电阻上拉(boot1:0=01)。
同时P2.26和P2.27脚作为GPIO口,还接了其它的如芯片之类的电路。如何保证外部复位的时候,P2.27 P2.26是我们想要的01,而不被连接在它们上的其它电路的影响就成了问题。
如果P2.26和P2.27脚接的是高阻态的输入电路自然没问题,比如作为或非门(如74HC27)的输入。但是如果接到一个三态引脚,上电的瞬间你无法确定这个引脚的状态,那该如何是好?譬如接到4245的数据脚,同时4245的数据方向也是由LPC2210的某个脚控制的。
另外还有一种情况比较类似,如果使用的是片外32位的flash。同样上电的瞬间是无法确定flash的数据脚是什么状态的,会不会对P2.26和P2.27产生影响?即便在程序运行的过程中,你按复位键复位,这时你也是不能确定flash的数据脚是什么状态,P2.26和P2.27脚的状态也就无法判断。这个问题可能问的有点蠢,按照这种讲法,那32位flash还用不了呢。
我是初学者,上面是我的一些疑惑。还请各位多多指教如何使用这两个脚做GPIO,使用的时候应该注意些什么问题。谢谢!
答 1: Re当RESET为低电平时,BOOT[1:0]控制着引导程序的位置。如果从外部存储器启动,还决定着外部存储器接口的格式(8位、16位、32位)。在内部,这两个引脚都是有上拉电阻的,所以,即使外部什么也不接,也可以保证为高电平状态。 答 2: 这2脚最好不要复用,如果复用,用作输出reset后,CPU认其为输入,你在外部加上拉或下拉;运行以后,设置为输出,可以当IO用了 答 3: 谢谢To zlgARM 数据手册上提到这两个脚都有内部弱上拉,什么都不接的时候是11。我的问题是如果这两个脚不仅仅接了用于启动用的上拉或下拉电阻,还接了其它的东西的时候,应该注意些什么问题。比如说外接32的flash,这时P2.27外接上拉电阻,P2.26外接下拉电阻,使得boot1:0=10。同时P2.27、P2.26还作为数据脚接到flash上,很显然这里的P2.27、P2.26“复用”了,既做启动选择,又做IO口。这种情形下,上电复位或其它的外部复位的时候,P2.27、P2.26作为IO口连接到flash会不会对它们作为启动选择产生影响?如何避免这种影响?如果接的不是flash而是其它的芯片,又应该做和处理?谢谢!
To greatbin 你提到这两个脚最好不要复用,复用的话,做输出来用。这样使用自然是很保险。同样是上面提到的32的flash,这里这两个口是数据脚,既做输出又做输出,这种情况应该算比较常见,怎样解释比较合理?谢谢!
答 4: 我遇到的实际问题我的电路使用的LPC2210,片外16位flash。boot1(P2.27)脚接电阻下拉,boot0(P2.26)接电阻上拉。同时P2.24-P2.32这8只脚接到74LVC4245的A口。现在遇到的情况是上电后有时会出现程序不能正常执行,按复位键后,可能会恢复正常。将P2.27、P2.26与74LVC4245断开后,上电后程序都能正常执行。请各位大侠帮助分析一下原因。在这里先谢谢了! 答 5: re:可以是复位的时候,74LVC4245的输出使P2.27、P2.26引脚上的电平不正确了。
建议:使用3.3V的Flash,不要使用74LVC4245芯片转换电平;
如果使用74LVC4245,请在其DIR引脚上接上拉电阻,使复位时74LVC4245确定为A->B输出方向。 答 6: 马上试试使用的就是3.3V的16位flash。是16位flash自然不用P2口的高16位做数据脚用了。P2口的最高八位是做通用IO口使用。在74LVC4245的DIR脚上接上拉电阻,能保证在上电复位的瞬间74LVC4245的方向为A->B。在程序的运行过程中,我想手动复位,情况是什么样?
如果ARM的某个引脚控制了74LVC4245的DIR脚,外部复位时,ARM内部的复位逻辑电路会将这个脚初始为GPIO的输入,这时DIR的上拉电阻是起作用的,可以控制74LVC4245的方向为A->B。这样分析,方法应该是可行了,马上试试。谢谢! 答 7: 应该可以了 答 8: 多谢二位在DIR脚加了一个10K的上拉电阻,效果很好。
非常感谢zlgARM和greatbin的帮助,谢谢二位。
我现在使用LPC2210,采用片外16位的flash。按照数据手册的讲法,boot1(P2.27)脚应该接电阻下拉,boot0(P2.26)应该接电阻上拉(boot1:0=01)。
同时P2.26和P2.27脚作为GPIO口,还接了其它的如芯片之类的电路。如何保证外部复位的时候,P2.27 P2.26是我们想要的01,而不被连接在它们上的其它电路的影响就成了问题。
如果P2.26和P2.27脚接的是高阻态的输入电路自然没问题,比如作为或非门(如74HC27)的输入。但是如果接到一个三态引脚,上电的瞬间你无法确定这个引脚的状态,那该如何是好?譬如接到4245的数据脚,同时4245的数据方向也是由LPC2210的某个脚控制的。
另外还有一种情况比较类似,如果使用的是片外32位的flash。同样上电的瞬间是无法确定flash的数据脚是什么状态的,会不会对P2.26和P2.27产生影响?即便在程序运行的过程中,你按复位键复位,这时你也是不能确定flash的数据脚是什么状态,P2.26和P2.27脚的状态也就无法判断。这个问题可能问的有点蠢,按照这种讲法,那32位flash还用不了呢。
我是初学者,上面是我的一些疑惑。还请各位多多指教如何使用这两个脚做GPIO,使用的时候应该注意些什么问题。谢谢!
答 1: Re当RESET为低电平时,BOOT[1:0]控制着引导程序的位置。如果从外部存储器启动,还决定着外部存储器接口的格式(8位、16位、32位)。在内部,这两个引脚都是有上拉电阻的,所以,即使外部什么也不接,也可以保证为高电平状态。 答 2: 这2脚最好不要复用,如果复用,用作输出reset后,CPU认其为输入,你在外部加上拉或下拉;运行以后,设置为输出,可以当IO用了 答 3: 谢谢To zlgARM 数据手册上提到这两个脚都有内部弱上拉,什么都不接的时候是11。我的问题是如果这两个脚不仅仅接了用于启动用的上拉或下拉电阻,还接了其它的东西的时候,应该注意些什么问题。比如说外接32的flash,这时P2.27外接上拉电阻,P2.26外接下拉电阻,使得boot1:0=10。同时P2.27、P2.26还作为数据脚接到flash上,很显然这里的P2.27、P2.26“复用”了,既做启动选择,又做IO口。这种情形下,上电复位或其它的外部复位的时候,P2.27、P2.26作为IO口连接到flash会不会对它们作为启动选择产生影响?如何避免这种影响?如果接的不是flash而是其它的芯片,又应该做和处理?谢谢!
To greatbin 你提到这两个脚最好不要复用,复用的话,做输出来用。这样使用自然是很保险。同样是上面提到的32的flash,这里这两个口是数据脚,既做输出又做输出,这种情况应该算比较常见,怎样解释比较合理?谢谢!
答 4: 我遇到的实际问题我的电路使用的LPC2210,片外16位flash。boot1(P2.27)脚接电阻下拉,boot0(P2.26)接电阻上拉。同时P2.24-P2.32这8只脚接到74LVC4245的A口。现在遇到的情况是上电后有时会出现程序不能正常执行,按复位键后,可能会恢复正常。将P2.27、P2.26与74LVC4245断开后,上电后程序都能正常执行。请各位大侠帮助分析一下原因。在这里先谢谢了! 答 5: re:可以是复位的时候,74LVC4245的输出使P2.27、P2.26引脚上的电平不正确了。
建议:使用3.3V的Flash,不要使用74LVC4245芯片转换电平;
如果使用74LVC4245,请在其DIR引脚上接上拉电阻,使复位时74LVC4245确定为A->B输出方向。 答 6: 马上试试使用的就是3.3V的16位flash。是16位flash自然不用P2口的高16位做数据脚用了。P2口的最高八位是做通用IO口使用。在74LVC4245的DIR脚上接上拉电阻,能保证在上电复位的瞬间74LVC4245的方向为A->B。在程序的运行过程中,我想手动复位,情况是什么样?
如果ARM的某个引脚控制了74LVC4245的DIR脚,外部复位时,ARM内部的复位逻辑电路会将这个脚初始为GPIO的输入,这时DIR的上拉电阻是起作用的,可以控制74LVC4245的方向为A->B。这样分析,方法应该是可行了,马上试试。谢谢! 答 7: 应该可以了 答 8: 多谢二位在DIR脚加了一个10K的上拉电阻,效果很好。
非常感谢zlgARM和greatbin的帮助,谢谢二位。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【笔记】生成报错synthdesignERROR被打赏50分 | |
【STM32H7S78-DK评测】LTDC+DMA2D驱动RGBLCD屏幕被打赏50分 | |
【STM32H7S78-DK评测】Coremark基准测试被打赏50分 | |
【STM32H7S78-DK评测】浮点数计算性能测试被打赏50分 | |
【STM32H7S78-DK评测】Execute in place(XIP)模式学习笔记被打赏50分 | |
每周了解几个硬件知识+buckboost电路(五)被打赏10分 | |
【换取逻辑分析仪】RA8 PMU 模块功能寄存器功能说明被打赏20分 | |
野火启明6M5适配SPI被打赏20分 | |
NUCLEO-U083RC学习历程2-串口输出测试被打赏20分 | |
【笔记】STM32CUBEIDE的Noruletomaketarget编译问题被打赏50分 |