共2条
1/1 1 跳转至页
LPC2210 老问题再问,关于LPC2210总线写时序
问
程序如下:
#define WriteToNet(ADDR_16,WRITEDATA) *((volatile unsigned short *) NET_BASE_ADDR+ADDR_16)=WRITEDATA
.
.
.
while(ii)
{
ii--;
WriteToNet(0x10,*TEPTR++);
WriteToNet(0x10,*TEPTR++);
WriteToNet(0x10,*TEPTR++);
WriteToNet(0x10,*TEPTR++);
}
在这种程序下测WE信号,脉冲宽度大约120ns,和我的BCFG=0x10001440计算差不多,但是两个we信号之间却相隔2.8uS,每四个WE之间相隔14.3uS,自己画了个简易的示意图:
不知道怎么把图片贴进来,只能上传了
感觉速度比想象的要慢得多,不知道是怎么回事。怎么解释呢? 答 1: 原来上传的图片就直接添在帖子后面了,还以为只加一个地址 答 2: 不知道大家有没有测过不知道大家有没有测过,是不是我有什么是设置不对?上面的程序是写8019的,总线写或读的时候时候连续操作时中间要等多少个时钟周期,这个我在资料里怎么看不到?还有就是在c语言中while语句已经是很快了吧,但是按照时序看来这个while语句进行了很多步操作阿,哦对了,我的主时钟是55M的,程序是在EasyARM2200上运行的 答 3: 大家顶一下,这个问题我不知道怎么解决,问过ZLG客服,还是不懂 答 4: 怎么没人理啊,5555~~~~~~~~~,急于解决的问题啊 答 5: 会不会是存储器控制寄存器设置的速度太慢了。默认的模板里面设置的是很慢的读取速度。 答 6: 我的BCFG3=0x10001440,已经是最快了,还有谁测过?
#define WriteToNet(ADDR_16,WRITEDATA) *((volatile unsigned short *) NET_BASE_ADDR+ADDR_16)=WRITEDATA
.
.
.
while(ii)
{
ii--;
WriteToNet(0x10,*TEPTR++);
WriteToNet(0x10,*TEPTR++);
WriteToNet(0x10,*TEPTR++);
WriteToNet(0x10,*TEPTR++);
}
在这种程序下测WE信号,脉冲宽度大约120ns,和我的BCFG=0x10001440计算差不多,但是两个we信号之间却相隔2.8uS,每四个WE之间相隔14.3uS,自己画了个简易的示意图:
不知道怎么把图片贴进来,只能上传了
感觉速度比想象的要慢得多,不知道是怎么回事。怎么解释呢? 答 1: 原来上传的图片就直接添在帖子后面了,还以为只加一个地址 答 2: 不知道大家有没有测过不知道大家有没有测过,是不是我有什么是设置不对?上面的程序是写8019的,总线写或读的时候时候连续操作时中间要等多少个时钟周期,这个我在资料里怎么看不到?还有就是在c语言中while语句已经是很快了吧,但是按照时序看来这个while语句进行了很多步操作阿,哦对了,我的主时钟是55M的,程序是在EasyARM2200上运行的 答 3: 大家顶一下,这个问题我不知道怎么解决,问过ZLG客服,还是不懂 答 4: 怎么没人理啊,5555~~~~~~~~~,急于解决的问题啊 答 5: 会不会是存储器控制寄存器设置的速度太慢了。默认的模板里面设置的是很慢的读取速度。 答 6: 我的BCFG3=0x10001440,已经是最快了,还有谁测过?
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |