共2条
1/1 1 跳转至页
MSP430,DCO 关于MSP430的DCO的频率问题
问
MSP430的DCO基础频率可以由内部电阻及Rsel0~Rsel2控制,可是对应的频率值是多少啊,手册上都没找到,哪位大虾给指点以下,谢谢
答 1:
大概是这样,应该没记错.
答 2:
是不是DCO的输出不适合用来做系统的时钟MCLK?
我看到在25℃时,时钟频率的最大值和最小值之间的变化很大,
现在我的系统中外部已经接了LFXT1的晶振为32768Hz,如果用来做MCLK是不是太低?改如何确定MCLK?请高手指点 答 3: DCO的频率可以调整,可以用作MCLK,而MCLK不一定要稳定,定时器时钟源可以用32768,这是稳定的. 答 4: MCLK不一定要稳定?如果这样的话,那么指令的执行时间就不可预料了,是不是不太好?有些迷惑不解。
3qxj所说的32768不可以用来做MCLK,是否因为频率太低?在书上看到,是可以选来做MCLK的。 答 5: 通常cpu的时钟源有一点误差对整个系统是没有影响的。dco虽然有误差,但是大约频率是可以计算出来的。
xt1在接高频晶振(>450khz)时,是可以用作mclk的,如果小于它,mclk是切换不过去的,自己还会跳到dco上来。 答 6: 我想用外接的32768晶振做ACLK提供给片内的外围模块,用DCO做MCLK,进行计算,计算不复杂,就是用乘法计算AD转换的结果,然后转换成BCD码显示、存储,并通过RS232口发送。不知这样的用法有没问题?
因为有些短延时,不想占用定时器,想通过软件定时。所以想知道DCO的频率,掌握延时的时间。
怎样计算DCO的频率? 答 7: 可以通过软件仿真观察寄存器窗口的运行周期计算延时时间
我看到在25℃时,时钟频率的最大值和最小值之间的变化很大,
现在我的系统中外部已经接了LFXT1的晶振为32768Hz,如果用来做MCLK是不是太低?改如何确定MCLK?请高手指点 答 3: DCO的频率可以调整,可以用作MCLK,而MCLK不一定要稳定,定时器时钟源可以用32768,这是稳定的. 答 4: MCLK不一定要稳定?如果这样的话,那么指令的执行时间就不可预料了,是不是不太好?有些迷惑不解。
3qxj所说的32768不可以用来做MCLK,是否因为频率太低?在书上看到,是可以选来做MCLK的。 答 5: 通常cpu的时钟源有一点误差对整个系统是没有影响的。dco虽然有误差,但是大约频率是可以计算出来的。
xt1在接高频晶振(>450khz)时,是可以用作mclk的,如果小于它,mclk是切换不过去的,自己还会跳到dco上来。 答 6: 我想用外接的32768晶振做ACLK提供给片内的外围模块,用DCO做MCLK,进行计算,计算不复杂,就是用乘法计算AD转换的结果,然后转换成BCD码显示、存储,并通过RS232口发送。不知这样的用法有没问题?
因为有些短延时,不想占用定时器,想通过软件定时。所以想知道DCO的频率,掌握延时的时间。
怎样计算DCO的频率? 答 7: 可以通过软件仿真观察寄存器窗口的运行周期计算延时时间
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
与电子爱好者谈读图四被打赏50分 | |
与电子爱好者谈读图二被打赏50分 | |
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分 | |
【FRDM-MCXN947评测】双核调试被打赏50分 | |
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分 | |
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分 | |
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分 | |
【CPKcorRA8D1评测】--搭建初始环境被打赏50分 | |
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分 | |
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分 |